1/5/9
DIALOG(R) File 347: JAPIO
(c) 2004 JPO & JAPIO. All rts. reserv.

## BEST AVAILABLE CUTY

03610694 \*\*Image available\*\* SEMICONDUCTOR DEVICE

PUB. NO.: 03-273594 [ JP 3273594 A] PUBLISHED: December 04, 1991 (19911204)

INVENTOR(s): NAKAGOME YOSHINOBU

ITO KIYOO TANAKA HITOSHI . WATANABE YASUSHI

KUME EIJI ISODA MASANORI YAMAZAKI EIJI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

. (Japan)

HITACHI VLSI ENG CORP [489108] (A Japanese Company or

Corporation), JP (Japan) 02-146283 [JP 90146283]

APPL. NO.: 02-146283 [JP 90146283] FILED: June 06, 1990 (19900606)

INTL CLASS: [5] G11C-011/407; G11C-011/413; H01L-027/04; H01L-027/108

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: P, Section No. 1322, Vol. 16, No. 96, Pg. 20, March

10, 1992 (19920310)

#### ABSTRACT

PURPOSE: To enable stable operations even with the electromotive force of a power supply voltage for only one battery by increasing a data line voltage at all times so as to use it as the power source of a word driver.

CONSTITUTION: Word line drive is executed with a voltage conversion circuit VLG, which converts the data line power supply voltage to a certain voltage higher than the data line voltage by the threshold voltage of a switch transistor in a memory cell array MA, and a static word driver VCHG to be operated with the output of the voltage conversion circuit VLG as the power source. Thus, the voltage higher than the data line voltage by the threshold voltage of the switch transistor in the memory cell array can be impressed as the word line voltage and even when the power supply voltage is lowered to about 1V, the memory operation can be made stable as well.

#### ⑩日本国特許庁(JP)

(11)特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平3-273594

@Int. Cl. 5

鐵別記号

庁内整理番号

❸公開 平成3年(1991)12月4日

G 11 C 11/407

G 11 C 11/34 8526-5L 8526-5L

3 5 4

3 3 5 Α×

審査請求 未請求 請求項の数 37 (全38頁)

半導体装置 60発明の名称

> 顧 平2-146283 20特

29出 頤 平2(1990)6月6日

優先権主張

個発

國平 1 (1989)12月 8 日 國日本(JP) 動特顯 平1−317518

@発 明 者

延

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

明者 ₩ 藤

男

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

株式会社日立製作所 勿出 願 人

東京都千代田区神田駿河台 4 丁目 6 番地

日立超エル・エス・ア 创出 願 人

東京都小平市上水本町5丁目20番1号

ィ・エンジニアリング

株式会社

弁理士 小川 勝男 個代 理 人

外1名

最終頁に統く

1. 発明の名称

半導体装置

- 2. 特許請求の範囲
  - 1. 第一の電源電圧(VSS)および、それより も高い第二の電源電圧(VCC)を外部から与 えて動作する半導体装置であって、第一および 第二の健派程圧と異なる第三の社源程圧を発生 する手段を装置上に有し、かつ政第二と第一の **電源電圧の差が2V以下で動作させることを**特 散とする半導体装置。
  - 2. 特許額求の範囲第1項記載の半導体装置にお いて、上記第三の電源電圧と第一の電源電圧の 並は上記第二の電源電圧と第一の電源電圧の差 の1.5倍以上であることを特徴とする半導体 坊間.
  - 3. 特許請求の範囲第1項記載の半導体装置にお いて、上記第三の電源電圧は上記第一の電源電 圧と上記第二の電源電圧の中間の電圧であるこ とを特徴とする半導体装置。

4. 第一の危滅電圧(VSS) および、それより

第二の電源電圧(VCC)を外部から与えて動 作する半導体装置であって、第一および第二の 批談電圧と異なる第三の電談配圧と第四の電源 **危圧を発生する手段を装置上に有し、かつ装第** 二と第一の推測電圧の差が2 V以下で動作し. 上記第三の電源電圧と第一の電源電圧の差は上 記事二の電波能圧と第一の電源電圧の差の1. 5 倍以上であり、上記第四の電源電圧は上記第 一の危談危圧と上記第二の危談危圧の中間の危 圧であることを特徴とする半導体装置。

5.特許請求の範囲第1項から第4項のいずれか に記載の半導体装置において、入力信号な圧を MISPETのゲートへ接続し、信号線の電流 に変換する電圧/電波変換手段と、その電流を 出力信号電圧に再変換する電流/電圧手段を有 し、少なくとも該理圧/電洗変換手段の電流経 路を第一導電形のMISFETで形成し、装電 **流/虹圧変換手段の電流経路を第一導電形と机**  補の第二導電形のMISFETで形成すること を特徴とする半導体装置。

- 6、特許請求の範囲第5項記載の半導体装置において、上記信号線の電圧は上記第一の電源電圧 と上記第二の電源電圧の中間の電圧であること を特徴とする半導体装置。
- 7. 特許請求の範囲第6項記載の半導体装置において、上記一つの信号線に対して、複数の電圧 /電液変換手段と一つの電波/電圧手段と、該 複数の電圧/電流変換手段のうちの一つを信号 線に接続する選択手段を有することを特徴とす る半導体装置。
- 8. 特許請求の範囲第1項から第7項のいずれか に記載の半導体装置において、一部にダイナミ ックメモリを含むことを特徴とする半導体装置。
- 9. 特許請求の範囲第8項記載の半導体装置において、上記ダイナミックメモリは複数のデータ 線対群、ワード線群及びデータ線とワード線と の交点に配置されたメモリセル群とから構成さ

とデータ線との間には少なくとも1個の絶縁ゲート(MIS)形トランジスタを有し、そのトランジスタのゲートにはデータ線が接続されている。またのソース側に信号線が接続されている。信号線との間には少なくとも1個の絶縁がート(MIS)形トランジスタを有し、そのソース側にデータ線が接続されていることを特徴とする半導体装置。

- -1 2. 特許請求の範囲第10項記載の半導体装置 に於いて、読みだし用の入出力制御回路には借 号線への接続を制御する制御線を有し、入出力 制御回路の読みだし動作に用いる信号線と制御 線の電位は、その入出力制御回路を非選択時に は同じ電位に設定し、選択時には信号線を信号 検出手段とし、制御線を非選択時の電位とは異 なる他の電位に変化させることを特徴とする半 遊体装置。
- 13. 特許請求の範囲第9項記載の半導体装置に

れる少なくとも一つのメモリセルアレー・データ線からの情報を少なくとも2対のデータ線か 共用する信号線へ飲みだす、あるいは信号線からデータ線へ情報を書き込むための列アドレス で選択される入出力制御回路群を有する半導体メモリにおいて、メモリセルアレーのデータ線に接続される入出力制御回路はメモリセルシレーのまたりといるというないで、データ線と入出力制御回路の信号線との伝達インピーダンスを変化させたことを特徴とする半導体装置。

- 10. 特許請求の範囲第9項記載の半導体裝置に おいて、入出力制御回路の伝達インピーダンス を変化させる手段としては、読みだし動作に使 用する借号線と書き込み動作に使用する假号線 を独立して設けたことを結婚とする半退体装置。
- 1 1. 特許請求の範囲第 1 0 項記載の半導体装置 に於いて、信号線を独立して設ける手段として、 入出力制御回路の読みだし動作に用いる信号線

於いて、左右の入出力制御回路は少なくともデータ線対ピッチの2倍で配置することを特徴と する半導体数数。

- 14、特許請求の範別第9項記載の半導体装置に 於いて、データ線対は一対ごとにメモリセルア レー内で交差していることを特徴とする半導体 装置。
- 15.特許請求の範囲第9項記載の半導体装置に 於いて、該入出力制御回路のデータ線対照にデ ータ線と同時に形成され、かつデータ線以外の 配線を配置したことを特徴とする半導体装置。
- 16. 特許請求の範囲第9項記載の半導体装置に 於いて、メモリの動作試験時には1つの列アド レスで複数額の入出力制御回路を選択できる機 能を持ち、並列テストを可能にしたことを特徴 とする半導体装置。
- 17. 特許請求の範囲第16項記載の半導体装置 に於いて、読みだし用の入出力制御回路の割御 線は線対であることを特徴とする半導体装置。
- 18、特許請求の範囲第9項記載の半導体装置に

特閒平3-273594 (3)

於いて、メモリセルからデータ線に読みだされ た信号を検知増報する手段であるセンスアンプ の高速圧傷の電源線の電圧レベルを任意に設定 可能にできる手段を有することを特徴とする半 進仏装置。

検回路と、該電圧変換回路の出力を電源として 動作するスタティック型ワードドライバとを得 えることを特徴とする半導体装置。

- 20. 上記電圧変換回路は、チャージポンプ回路 と整波回路との構成を備えることを特徴とする 特許請求の範囲第19項記載の半導体装置。
- 2 1 . 上記チャージポンプ回路は、第1、第2、 第3、第4のMOSトランジスタと第1、第2、 のコンデンサを含み、該第2、第3、第4のの MOSトランジスタのドレインは電源に、第2の のMOSトランジスタのゲートは第4のMOSトランジスタのグートは第4のMOSトランジスタのがウートは第4のMOSトランジスタの ソースに、第3、第4のMOSトランジジスクの ソースに電源に第4のMOSトランジスタのの 1 つの箱子は第4のMOSトランジスタかっ スに、第2のコンデンサの1つの検続され、ぞっ MOSトランジスタのソースに検続され、近 MOSトランジスタのリースに検続され、ぞっ MOSトランジスタのリースに検続されたチャー

ジポンプ回路において、さらに第1のMOSトランジスタのドレインを電源に、ソースを第1のMOSトランジスタのソースに、ゲートを第2のMOSトランジスタのソースに結合したことを特徴とする特許請求の範距第20項記載の 半導体装置。

 記載の半導体集積回路。

- 23. 上記メモリセルアレーとワードドライバと 位圧変換回路に用いるMOSトランジスタのし きい値を3位類とし、メモリセルアレーのもの を戯も高く、ワードドライバのものを中間に、 地圧変換回路のものを最も低くしたことを特徴 とする特許請求の範囲第19項乃至第20項記 級の半導体銀種回路。
- 24. 特許請求の範囲第1項から第4項のいずれかに記載の半導体装置において、健圧熔子間配圧を分性したトランジスタを介して端子間配圧を分にしたパイアス度圧を印加するパイアス回路とも含むコンプリメンタリ・ブッシュブルの形と、新浄電波を増幅して出力するブッシュがのの路と、新浄電波を増幅して出力するブッシュ

#### 特閒平3-273594(4)

プル電波増幅回路とを信え、第一のコンプリメンタリ・ブッシュブル回路は、そのバイアス回路に、上記基準電圧の入力と強入力に付加するパイアス電圧減を信えるとどもに、銀ブッシュブル回路の分圧回路は上記電流増幅回路の出力 焼き上記第二のコンプリメンタリ・ブッシュブル回路のバイアス回路に接続することを特徴とする半導体装置。

- 25. 上記第一および第二のコンプリメンタリ・ プッシュプル回路のパイアス電圧は、該電圧を 印加する該プッシュプル回路のトランジスタの ゲートしきい値電圧にほぼ等しい電圧であるこ とを特徴とする請求項24記載の半導体装置。
- 26. 上記憶逸増幅回路はカレントミラー型のプ ッシュブル増幅回路であることを特徴とする語 求項1あるいは請求項25記載の半導体装置。
- 27. 上記第一および第二のコンプリメンタリ・ ブッシュブル回路を電界効果トランジスタにより構成することを特徴とする請求項24万型請

求項26の何れかに記載の半導体装置.

28.低圧備子間に接続したトランジスタを介し て臨子間覚圧を分圧して出力する分圧回路と、 数トランジスタのゲートにパイアス電圧を印加 するパイアス回路とを含むコンプリメンタリ・ プッシュプル回路を有して、電波電圧をその中 間電圧に変換して負荷に出力する半導体装置に おいて、上記中間電圧に等しい基準電圧の入力 と、即一会荷に対して出力を並列接続する少な くとも二つの第一および第二のコンプリメンタ リ・プッシュプル回路およびトライステート駅 動回路と、基準電流を増幅して出力するプッシ ュプル低浪増幅回路とを増え、第一のコンプリ メンタリ・プッシュプル回路は、そのパイアス 回絡に、上記装準電圧の入力と該入力に付加す るパイアス電圧源を抑えるとともに、該ブッシ ュブル回路の分圧回路は上記電流増幅回路の基 単電流回路を形成し、かつ該電流増幅回路の出 カ嬢を上記第二のコンプリメンタリ・プッシュ ブル回路のパイアス回路に接続すること、さら

に上記トライステート駆動回路は、上記入力の 電圧よりも低い第一の判定電圧と上記入力の電 圧よりも高い第二の判定電圧とを備え、出力電 圧が第一の判定電圧よりも低いときには出力を 充電し、出力電圧が第二の判定電圧よりも高い ときには出力を放電する手段を備えることを特 散とする半導体装置。

- 29. 上記第一および第二のコンプリメンタリ・ プッシュブル回路のバイアス電圧は、設電圧を 印加する該ブッシュブル回路のトランジスタの ゲートしきい値電圧にほぼ等しい電圧であるこ とを特徴とする請求項28記載の半導体装置。
- 3 O、上記電流増報回路はカレントミラー型のブッシュブル増報回路であることを特徴とする語 求項 5 あるいは請求項 2 9 記載の半導体装置。
- 31.上記第一および第二のコンプリメンタリ・ ブッシュブル回路を世界効果トランジスタによ り構成することを特徴とする請求項28乃至請 求項30の何れかに記載の半導体装置。
- 32.上記の入力および出力の電圧は電源電圧の

二分の一であることを特茂とする請求項24乃 至請求項31の何れかに記載の半準体装置。

- 34. 上記集積回路がダイナミックメモリである ことを特徴とする請求項33記載の半退体装置。
- 35. 上記プロックはメモリセルアレーを少なくとも含み、かつ上記負荷としてはメモリセル都 税容量の対向電極およびメモリセルから信号使 知回路に信号を伝達するデータ級のプリチャー ジ電圧供給級とを少なくとも含むことを特徴

とする請求項34に記載の半導体装置。

- 36. 上記配動回路は電源電圧の二分の一の電圧 を発生する手段であることを特徴とする請求項 35に記載の半導体装置。
- 37. 上記駅助回路が請求項24万至請求項32 の何れかに記載の装置であることを特徴とする 請求項36記載の半導体装置。

#### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置、特に機組表子で構成され、 電池動作可能な半導体集積回路に好適な低電圧で 動作する高速、高集積の半導体装置に関する。 (従来の技術)

半導体集積回路(LSI = Large Scale Integration)の無積度向上は、その構成素子であるMOSトランジスタの微細化により造められてきた。素子の寸法がO。5ミクロン以下のいわゆるディープサブミクロンLSIになると、素子の耐圧の低下とともにLSIの消費する電力の増大が問題になってくる。このような問題に対して

また近年、可数型電子機器の普及に伴い、電池 動作や、低粒での情報保持が可能な低程圧・低消 **表電力のLSIに対する数異が高まってきている。** このような用途に対しては、最小1~1.5Vで 助作するLSIが必要とされる。特に、ダイナミ ックメモリの場合、その集積度は既にメガビット 級に達しており、従来では磁気ディスク 装置しか 使用できなかった大容量記憶装置の分野にもその 半導体メモリを利用しようという動きがでてきて いる。そのためには、鬼頭をきってもデータが消 えないよう電池でパックアップする必要がある。 このパックアップの期間は、通常数週間から数年 間保証する必要がある。このため、メモリの消費 母流は極力小さくする必要がある。低電力化のた めには、動作電圧を低級することが有効であるが、 これを1.5V近辺とすればパックアップ用電源 としては乾電池1個で挤むためコストも安くまた 占有スペースも小さくなる。

(DRAM = Dynamic Rendom Access Memory)で消費電力の問題が既在化しつつある。こうした傾向に合わせて、LSIの外部電圧そのものを下げようという動きもある。例えば、O. 3ミクロンの加工技術を用いる64メガビットDRAMでは外部電源電圧は3.3V程度に低下される予定

インパータや各種デジタル論項回路だけから構 成されるCMOS(Complementary MOS) LSI. 例えばプロセッサなどにおいては、電級単圧を1. 5 V程度まで低下させても、MOSトランジスタ の定数としきい飢餓圧さえ適切に遊べば、大幅な 性能低下を招くことなく、L.5V程度の低い電 孤乱圧で動作させることが可能である。 しかしな がら、外部電源電圧(VCCまたはVSS)の他 に、それらの中間位圧やそれらの範囲を越えた低 圧をLSI上で発生させ、それを動作に用いる LSIでは、電源電圧の低下は、決定的な性能低 下をもたらしていた。こうしたLSIの代表が DRAMである。したがって、プロセッサやメモ リなどの複数種類のLSIで、低電圧で動作する 情似機器を構成する場合には、 DRAMに代表さ れるように、LSI上で電源程圧以外の電圧を発 生して動作に用いるLSIの低地圧動作が必須で ある。

DRAMを低電圧で動作させた場合、主に従来 別いられていた以下の3つで問題が生じる。

#### 特閒平3-273594(6)

- (1) メモリセルから放出された機小な信号を放出す回路。
- (2) メモリセルを構成するMOSトランジスタを十分高い導通状態にして、損失無く信号を伝達するために必要なワード線配動用高電圧を発生する回路。
- (3) メモリセル蓄積容量のブレート電極、さらにはメモリセルからの飲み出し信号の検出に勝する参照電圧となる中間電圧(VCC/2)を発生する回路。

これらの従来例を、以下順に説明する。

(1)については以下のとおりである。 LSIの高級 様化、大規模化にともなつて、信号配線の寄生容量が増大するため、動作速度が低下するという問題が顕現化しつつある。 ダイナミング・メモリの場合には、各メモリセルからデータ線上に読み出された数小な信号をセンスアンプにより増幅する速度、および、遺択されたデータ線から情報を読み出す入出力制御線(コモンI/〇線)の動作速度が、メモリ全体の動作速度の大きな割合

を占めており、これらを高速化する技術がメモリの性能向上のために不可欠である。 従来の入出力 例仰回路としては、たとえばアイ・イー・イー・ イー、ジャーナル・オブ・ソリンド・ステート・ サーキンツ、エス・シー22

(1987年) 第663頁から第667頁(IEEE, Journal of Solid-State Circuits, Vol.SC-22, M.5, October, 1987, pp663-667) において述べられているように、2つのMIS(Netal Insulator Semiconductor) 型のFET(Field Effect Translator) を用い、遺訳信号をそれらのゲート電極に印加して、データ解対とコモンI/O線対との接続を制御する方式が一般的であつた。

(2) についての従来例を第9回に示す。これ はDRAMのメモリセルアレー(MA)とワード ドライバ(WD)関連の四路を示したものである。 また、第10回は各部の波形を示している。この 回路は、例えばIEEE JOURNAL OF SOLID-STATE

CIRCUITS, VOL. sc-21, NO. 3, JUNE 1986, pp. 381-387 に示されている。

(3) についての従来的は以下のとおりである。 データ線をVCC/2位圧にプリチャージする DRAM方式は、高速性、低消長電力、耐能質性 といった特徴によって、CMOS回路とともに1 メガビット以降のDRAMの主流になっている。 このVCC/2電圧を発生させる従来の中間電圧 発生回路の例は、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーキッツ、 郊21巻、郊5分、郊643~郊648頁 (1986)(IEEE Jounal of Solid-State Circuits, vol.21, No.5, pp.643-648, October 1986)に述べられている

[発明が解決しようとする課題]

以上の従来例に対して、木発明が解決しようと する課題は以下のとおりである。

まず (1) の従来例については以下のとおりで ある。従来方式の例を第2図(a) および (c) に示す。この方式では必要及低級の数のトランジスタで構成できるため、メモリ全体の面積低級には有効であるが、一方、以下のような欠点がある(a) データ線 (DO, DO) の借号電圧が十分に増幅されないうちに I / O 制御用のMISーFET (T50, T51) を導通状態にすると、センスアンプSAOの動作が阻害されて試動作を配こす。

- (b) 上記頭由により、センスアンプが動作してから選択信号 Y O 1 を投入して上記 M I S ー F E T を認過させるまでに時間遅れ (タイミング・マージン) を置く必要が生じ、動作速度の低下をきたす (第2 図 (c))。
- (c) このような級動作を助ぐために、上記 M I S - F E T のチャネルコンダクタンス(ド レイン
- ・ソース間の導電車)とセンスアンプを構成するMIS-FETのチャネルコンダクタンスの比には、設計上の制約が発生する。一般的には、前者を後者よりも小さくする必要があり、コモ

#### 特開平3-273594(ア)

ン I / O 脉 ( I O O , T O O ) の 和 動能力を大きくとることが難しい。そのため、( b ) に加え、さらに動作速度が低下する。

- (d) メモリの集積度向上に伴つて、消費電力低級、および選子の耐圧低下に対処するため、 内部電源電圧は低下する傾向にある。したがって、上記MIS-FETの駆動能力がさら に低下し、より動作速度が低下する。
- (e) 主に、上記 (c) の理由により、ひとつのコモンエノ〇線と、それにつながる複数のデータ級との間で、並列に書込み、あるいは読み出しを行うことが難しく、並列度など、テスト機能の面で制約を受ける。

これらのため、従来の入出力回路方式では、低 電圧でも高速に動作する高集積メモリに適した回 路方式を供することができなかつた。

次に、 (2) の従来例については以下のとおり である。第8 図に示すようにワードドライバはト ランジスタQD、 QTから構成される。ここでX

る。ここで、αはQDのゲート容量とノード N 2 の全容量の比である。

ここで、VLが電池の消耗で1.1VT=0.5 した場合を考える。α=0.9.VT=0.5 (V)とすれば上式よりN2の電圧は1.5Vと なって、りでは1.0Vと なった。通常、大幅では1.0Vッチトれにかり、からのしきいはなるのではかのであります。 りもれる電荷量は最大値でなり、カーからのであり、 となって、ののではないで、カーカーのであり、 りもれるでは、5)とないの半分にでかり、 はないのではないではないではないではないではないではないではないではないではないであります。 たっの(CS×0・5)とないの半分にでかっている。 なわち、保存データの破壊が起こりやすくなる。

以上のように、DRAMを従来の技術で低地動作させようとした場合、電池の起電力がMOSトランジスタのしきい拡電圧VTの2倍近くにまで低下すると、ワードドライバの動作不良によりメモリセルへの書き込み電圧が低下してデータの破壊が起こりやすくなるという問題があり、その解決を受する課題があった。

デコーダ出力N1がHighレベル(VL)にな … るとQTを通してQDのゲートN2が充電され QDがオン状態となる。このとき、N2の低圧は VL-VTとなる。次に周辺回路FXで作られた ウード縁駆助信号 φΧ(挺輔はVL+VT以上) がHighレベルになるとQDのドレインからソ ースに電波が流れワード線WをHighレベルに する。このときQTのゲートとNIの間の危位登 は0、N2とはVェであるからQTはカットオフ 状態となっている。従って、〆Xが上昇するとき N2の電圧はQDのゲート、ソース間容量による カップリングでサXと共に上昇する。ここで、サ Xが最大値に速したとき Q D のゲート、ソース間 電圧がVT以上なら、ワード線の電圧は≠Xと等 . しくなる。一方、6Xが上昇していく途中でそれ がVT以下となった場合は、QDのゲート、ソニ ス間容量がOとなるのでその時点でN2の上昇は とまり、第4図に示すようにVLーVT+a (VL - 2VT) / (1 - a) となる。またワー ド線の電圧は (VoL-2Vr) / (1-c) とな

また、(3)に関して、低低圧化と高級機化により、従来の中間電圧発生回路では以下の二つの問題が生じる。(4)電源電圧の低下に伴い、電圧設定構度が低下し、信号対鍵音(S/N)比が悪化する。

(b) 素子がソース・フォロワ・モードで動作するので応答速度がトランジスタの駅動能力と負荷容量の値で決まることになり、このため、高集社化による負荷容量の増大と、さらには低電圧化による素子の駆動能力の低下により、応答速度が遅くなる。

第19頃はDRAM用中間程圧発生回絡の従来 例を示すものである。以下、第19回を用いて上 記の問題点を説明する。第19回において、 TN5、TN6はNチャンネルのMIS型FBT。 TP5、TPGはPチャンネルのMIS型FBT。 R1、R2は抵抗、CLは負荷容量である。第 19回の回路は一種のコンプリメンタリ・ブッシュブル回路で、TN6とTP6は電源配圧VCC (VSSは接地電位とする)をHVCの中間低圧

#### 特閒平3-273594(8)

に分圧する分圧回路を構成し、これらのゲートに パイアス電圧を与えるためのTN5とTP5がパ イアス回路を構成している。VCC/2プリチャ - ジ方式のDRAMにおいては、負荷容量は全デ **−タ線容量にほぼ等しく、4メガビットDRAM** では5~10mF(ナノ・ファラッド)、16メ ガピットDRAMでは20~40nF、64メガ ピットDRAMでは80~160ヵF程度の値で ある。この回路においては、各FETに機小な鬼 流を常時流すことによって、 出力が一定の電圧に なるように安定化される。電流が微小であれば、 蝎子20と鰡子22の電圧差すなわちV(20) - V (22) はほぼFET TN5のしきい値危 EVTNに、また端子22と端子21の電圧差す なわちV (22) - V (21) はほぼFET TP5のしきい値電圧の絶対値VTPに等しくな a. st. FET TN6 BLUTP6 0 4-1 質対ゲート長比 W/Lは、それぞれTN5およ びTP5のW/Lの数倍から数10倍になるよう に遊ばれる。したがって、TN6のパイアス電流

はじめに第一の問題点について説明する。今、 FET対TNSとTNG. およびTP5とTP6

はTN5のバイアス電流の数倍から数10倍にな

の間の煮子特性(例えば、しきい飢電圧、単位ゲ - ト幅あたりのチャネル・コンダクタンス等)に、 差が無いと仮定すると、出力HVCには、囃子 22の電圧に等しい電圧が得られる。出力電圧の

$$V(HVC) = \frac{R2}{R1+R2} VCC - \frac{R2}{R1+R2} VTN + \frac{R1}{R1+R2} VTP$$

と表される。ここでVSSは接地電位にあるとする。 標準条件下ではVTNとVTPの値がほぼ等しく、

RI = R2 となるように設計すると、  
V(HVC) = 
$$\frac{1}{2}$$
 VCC -  $\frac{1}{2}$  VTN +  $\frac{1}{2}$  VTP

すなわち、VINとVTPの値の差がVCCの値に比べて 無視できる場合には

$$V(HVC) = \frac{1}{2} VCC$$

となる。一般に、素子のしきい値程圧のばらつき は、高泉積化によっても小さくならず、一定であ ると考えられるため、VCCを低くするにしたがっ て、V(IIVC)の設定精度は低下する。例えば、VTN とVTPがそれぞれ根準値に対して±0.1V変動 すると仮定すると、電源電圧が5 V (日 V C が 2.5V)のときには、中間電圧の変動は約±4 %であるのに対して、電源電圧が1.5V (HVCが0. 75V) のときには、中間電圧の 変動は約±13%に達し、メモリの安定な動作に 支障がでる。

次に、第二の問題点について説明する。負荷の 充放電に際し、出力のMISFETは飽和領域で 動作するため、そのドレイン社後IDは

$$ID = \frac{\beta}{2} (VGS - VT)^{-1}$$

と表される。ここに、VGSはゲート・ソース即 私圧、VTはMISFETのゲートしきい低低圧、 βは최子の構造や寸法によって決まる定数である。 今、従来回路において負荷(负荷容量=CL)の

電圧をOVから中間電圧VCC/2の90%まで 立ち上げるのに要する時間

$$t_{i} = \frac{18 \text{ CL}}{\beta} \times \frac{1}{\text{VCC/2}}$$

と表される。一つのデータ県に接続されるメモリ セルの数を256、一つのデータ線あたりの野量 紙を〇、5pF、と仮定する。メモリの高鉄積化 に伴ってこれらの値はほぼ一定であるから、負荷 容量の値は世代毎に4倍ずつ大きくなる。例えば、 4 M ピット D R A M ではC L ≒ 8 . 2 n F . 16MピットではCL≒33ヵP、64Mピット ではCL≒131nFとなる。これに対して、配 狐狙圧が5V→3、3V→1.5Vと世代毎に低 下すると、MISFETのβが10mA/V°で 一定の場合、立上り時間 t,は5. 9 μ s → 3 6 μ s → 3 1 4 μ s と世代毎に約1 0 倍ずつ増える ことになる。応答速度を一定に保つためには、 MISFETのBを世代毎に10倍にしていく必 娶があるが、レイアウト面積の増大や、定常規浚

#### 特別平3-273594(9)

の増大を招くという副作用があるため、実際には 立上り時間 t ,を一定に保つのは不可能である。

以上述べた従来の問題を解決し、低電圧でも高速に、かつ安定に動作する半導体装置を提供することが本発明の目的である。より具体的には以下の3つを目的としている。

- (1)低電圧でも高速に動作し、かつ動作安定性 に優れ、さらには並列テスト機能を併せ持つた、 超高集積のメモリの入出力制御回路の方式を提供 すること。
- (2) 電池の起電力が低下してもデータ破壊が生 じないように、充分に高いワード線電圧を発生す ることができる回路を提供すること。
- (3) 高級積、低電源電圧のLSIにおいても高精度で、かつ高速に動作する電圧供給回路(電圧フォロワ)を提供すること。

#### [課題を解決するための手段]

前述した (1) の目的を連成するため、データ 線からの情報の読み出し、あるいは、データ線へ の情報の書込みを行う入出力制御回路を、メモリ アレーの左右に交互に配置し、かつ、コモンI/O線をとデータ線の間の伝達インピーダンスを、情報の読み出し時と番込み時とで変化させるような回路構成とした。また、銃出し線(RO線)の信号を検出するセンス回路として、透択用のMISFETと相補のMISFETによる電流電圧変換手段を設けた。本手段は、低電圧でも高速に動作するようにするためのものである。

また (2) の目的を達成するため、特許請求の 範囲に記載のように、次の手段を講じた。すなわ ち、

(a) メモリセルアレーとデータ線に印加する最低の動作電圧としてメモリセルアレーのスイッチトランジスタのしきい値電圧の1.5 乃至 2 倍の電圧をデータ線に与えるデータ線電源の出力とワードドライバとを有する半導体築積回路において、データ線電源電圧を、データ線電圧よりメモリセルアレーのスイッチトランジスタのしきい値電圧分以上高い電圧に変換する電圧変換回路と、致電圧変換回路の出力を電源として動作するスタティ

ック型ワードドライバとを備えてワード線駆動を することとした。

(b)上記第1項の手段の低圧変換回路は、チャージポンプ回路と鼓流回路との構成を借えることとした。

(c)上記第2項の手段におけるチャージポンプ 回路は、第1、第2、第3、第4のMOSトランジスタのドレートは第3、第4のMOSトランジスタのゲートは第4のMOSトランジスタのグートは第4のMOSトランジスタのカンジスタのカートは電源に接続され、第1のカンジスタのカートは電源に接続され、第1のカートは発生のMOSトランジスタのカートは電源に接続され、第1のカースは第4のMOSトランジスタのカースは第1のMOSトランジスタのカースに、第2のコンデンサのたった。第2のコンデンサのたった。第1のMOSトランジスタのカースによりに第1のMOSトランジスタースが入りまた。

のドレインを電源に、ソースを第4のMOSトランジスタのソースに、ゲートを第2のMOSトランジスタのソースに結合することとした。

本手段は低電級電圧でもチャージポンプ回路の 立ち上げを一層速め、またその出力電圧を一層高 くするものである。

特開平3-273594(10)

本手段は整旋用トランジスタの電圧降下を低級 させ高い出力電圧を得るものである。

(a) 上記第1項乃至第2項の手段において、メモリセルアレーとワードドライバと電圧変換回路に用いるMOSトランジスタのしきい値を3種類とし、メモリセルアレーのものを最も高く、ワードドライバのものを中間に、程圧変換回路のものを最も低くすることとした。

本手段は低電波離圧においても集積回路として さらに一唐の安定化、高速化、低消費電力化を速 成するものである。

さらに、前記(3)の目的を達成するため、本 発明の半導体装置では、中間電圧に等しい装物電 圧の入力と、調一負荷に対して出力を並列接続する少なくとも二つの第一および第二のコンプリメ ンタリ・ブッシュブル四路と、基準電流を増幅し て出力するブッシュブル電流増幅回路とを備え、 第一のコンプリメンタリ・ブッシュブル回路は、 そのバイアス回路に、上記基準電圧の入力と設入 力に付加するパイアス電圧 狐を備えて、 数プッシ ュブル回路の分圧用トランジスタのゲートにバイアス電圧を印加するとともに、数プッシュブル回路の分圧回路は上記電流増幅回路の基準電池回路を形成し、かつ該電池増幅回路の出力端を上記第 このコンプリメンタリ・ブッシュブル回路のバイアス回路に接続することを特徴とする。

すなわち、中間電圧に等しい基準電圧の発生部をコンプリメンタリ・ブッシュブル回路のバイアス回路から分けて独立に設けるとともに、少な回路で並列に負荷を駆動するするようにし、出力電圧と入力電圧の差を一つのブッシュブル回路に足になる電波として検出し、かつ、その電波にほぼに取りする場である。

ここで上記第一および第二のコンプリメンタリ・ブッシュブル回路のパイアス就圧は、 該電圧を印加する該ブッシュブル回路のトランジスタのゲートしきい値電圧にほぼ等しくすることが好ましい。このことは定常状態においてこれらのトラン

ジスタを流れる電流を低い値に抑えるものである。 あるいは上記電流増幅回路をカレントミラー型 のプッシュブル増幅回路によることにすれば、簡 単な回路構成で高い駆動能力がばらつきが少なく 容器にえられる。

またあるいは、上記が一および第二のコンプリ メンタリ・ブッシュブル回路を電界効果トランジ スタにより構成することが低い電源電圧で動作さ せられるので好ましい。

 送回路を形成し、かつ飯電流増幅回路の出力端を上記第二のコンプリメンタリ・ブッシュプル回路のバイアス回路に接続すること、さらに上記トライステート駆動回路は、上記入力の電圧よりも低いの判定電圧と上記入力の電圧よりも高が出たときには出力を充電し、出力電圧が第一の判定ではよりも高いときには出力を充電し、出力を放電する手段を備えることを特徴とする。

すなわち本発明ではトライステート 願動回路を コンプリメンタリ・プッシュブル回路とともに负 荷に対して並列に接続してブッシュブル回路によ る能動能力を補うものである。

ここで、上記第一および第二のコンプリメンタ リ・ブッシュブル回路のパイアス 世圧は、 該電圧 を印加する 該ブッシュブル回路のトランジスタの ゲートしきい値電圧にほぼ等しい電圧にすること、 あるいは上記電流増幅回路をカレントミラー型の ブッシュブル増幅回路とすること、 あるいは上記 第一および第二のコンプリメンタリ・ブッシュブ

特開平3-273594 (11)

ル回路を電界効果トランジスタにより機成することが好ましいことは前述のとうりである。

ここで、上記の入力および出力の電圧を電源電圧の二分の一にすれば、DRAMのような回路への選用上好ましい。

リのような祭積回路に対して好適である。 そのような場合に、上記プロックはメモリセル アレーを少なくとも含み、かつ上記負荷としては

このような手段は、大容量のダイナミックメモ

(2)については、スタティック型のワードドライバは電源側にはアチャネルトランジスタが接続されている。このため、ワード線配動時にゲートがクランドレベル (OV)にすれば、電源電圧が近年がしてあればアチャネルトランが機になかり、その出すとなり、その出れなアティンが機になかり、その出れスタティンを正まで上昇する。このように上記スタティンのグート電圧がLowレベルで動作するので低電源をよっていません。

したがってワードドライバの電源として上記地 圧変換回路の出力を用いることにより、ワード線 電圧としてデータ線電圧よりメモリセルアレーの スイッチトランジスタのしきい値電圧分以上高い 電圧を印加することが可能になり、これにより、 電源電圧が1 V程度にまで低下してもメモリ動作 を安定にすることが可能になる。

さらに本発明のチャージポンプ回絡は、その出 力電圧をプリチャージトランジスタに帰還するも メモリセル蓄積容量の対向電極およびメモリセル から信号検知回路に信号を伝達するデータ級のブ リチャージ程圧供給級とを少なくとも含むように するのがよい。

ここで上記証助回路を電源電圧の二分の一の電圧を発生するものとすることがDRAMへの適応上好ましい。

さらに上記記動回路として本発明の半導体製型を用いれば、大容量のLSIに対しても高精度化、 高速化を達成できる。

#### (作用)

(1)については、上記領成により、入出力制 例回路を、データ線ピツチの2倍のピツチではレイ アウトできるため、従来に比べて、チツブ面積を 大きく増大させることなく、最適な入出力回路構 成をとることができる。これにより、入出力回路 の動作マージンが特段に向上し、低い観圧でも、 安定かつ高速に動作させることができる。また、 並列に書込み、読み出しを行つても安定に動作す るため、高い並列皮の並列テストが可能となる。

ので、これを牡圧変換回路に用いることにより、 低い電源程圧に対しても速い立上りと高い出力程 圧を得ることが可能になる。

また上記手段の第4項の整流回路は、整流用トランジスタのゲート電圧をチャージボンプ回路の出力電圧と同期させ、その出力がすなわちトランジスタのドレイン電圧が出するトレベルのときはゲート電圧をそれよりしきい値電圧分以上高くし、しowレベルのときは両者同レベルにするもので、これにより整流用トランジスタの電圧降下を低減させ、電荷の逆流も防ぐことが可能になる。

トランジスタのしきい値電圧を低電圧化すると一般にトランジスタの駆動能力が増加する。したがって上記手段の郊ら項のように、別模のあるとり大きくない電圧変換回路にはこのようなトランジスタを用いると効果がある。しかし後述するように、ワードドライバのように多量のトランジスタを用いるようなものの場合は逆に、トランスタのオフ状態で決れる過れ電流が無視できなる。ま

特閒平3-273594 (12)

たメモリセルアレーのトランジスタを低しまい低 電圧化すると検達のようにリフレッシュ間隔を短くすることから消費難力の増加を招くことになり、 したがって、これには領策より高いものを用いる のが好ましい。

すなわち上記手段の第5項は、低電源電圧においても集積回路を一度安定化し、高速化し、低消費量力化するよう作用するものである。

(3) については、中間配圧に等しい基準電圧の発生部をコンプリメンタリ・プッシュブル回路のパイアス回路から分けることにより、パイアス回路とは独立して電圧を設定することができ、中間電圧の出力を高精度化することが可能になる。

また、入力と出力の電圧差を上記第一のコンプリメンタリ・ブッシュブル回路のトランジスタを介して電流に炭換し、その電流に比例する増幅電流で第二のコンプリメンタリ・ブッシュブル回路を駆動することにより、入出力間に電圧差があるを駆動することによりの駆動能力を高くして、高速に負荷容量に対して充放電を行なうことにな

プッシュプル回路を電昇効果トランジスタで構成 することにより、電源電圧が低くなっても所要の 動作が得やすくなる。

さらにトライステート駆動回路をコンプリメンタリ・ブッシュブル回路とともに負荷に対して並列に接続する上記の手段によれば、入出力間の電低鉄差が上記の判定電圧以上に大きくなった場合には負荷容量を充電または放電することにより電圧鉄差を判定電圧以内に収束するよう動作し、これによりブッシュブル回路動作を補って過波時の心容速度をさらに高めるよう作用することになる。

また集積回路の中に複数の周積のプロックを含むる、その一部を動作させる場合に、動作状態ののコックのみを負荷として選択するよう切りのみを負荷として選択するのDRAMのの手段によれば、大容量のDRAMのの主義を認ったののでは、大容量のDRAMのことのでは、大容量のDRAMのことの可能になる。そのうなるになる。その記載の回路に本場のの数量を用いれば、前記したようにをらに効果的に高精度高速応答性を得ることが可能になる。

る。またその際の充電と放電の配動能力を削えることができ、したがって低電圧でも、高速かつ安定に動作する電圧供給回路(電圧フォロワ)を提供することが可能になる。

さらに上記のようにコンプリメンタリ・ブッシュプル回路のパイアス電圧を電圧印加トランジスタのしさい値電圧にほぼ等しくして抜ブッシュブル四路の電流を低い値に抑えれば、これにより半導体装置の定常時間力を小さくしながら、出力電圧の変動時には高い駆動能力を得るようにすることが可能になる。

また電洗増幅回路にカレントミラー型の増幅回路を用いれば、簡単な回路構成で電洗増幅が可能になるだけでなく、同一の特性を娶するミラー回路相互のトランジスタに同種の素子を用いることにより、高い駆動能力をばらつき少なく容易に得ることが可能になる。

電界効果トランジスタは不純物濃皮を割御することによってゲートしきい値電圧を下げることができるので、 第一および第二のコンプリメンタリ・

#### (华族妈)

以下突落例により本売明を具体的に説明する。なお、以下の説明では、本売明をダイナミツクスモリ(DRAM)に適用した例について説明するが、これ以外の、例えば、スタテイツクメモリ(ROM)についても同様に適用できる。また、MIS型のFET業子を用いたメモリ以外にも、バイポーラ素子を用いたメモリ、バイポーラ素子を用いたメモリ、いわゆるBiCMOS型のメモリ、さらには、シリコン以

BiCMOS型のメモリ、さらには、シリコン以外の半導体材料を用いたメモリについても、同様に適用することができる。

第1回は本発明のメモリ回路の一実施例である。 第1回中、MAは1つのMISード『Tと1つの 習破容量からなるメモリセルを二次元的に複数個 配列したメモリセルアレー、CKTO、CKT1 はメモリセル信号を検知したり、読出し線または 替込み線を通して、メモリ外部と情報をやりとり するための入出力制御回路、DOと DO、D1と

#### 特閒平3-273594(13)

Dlはメモリセルと上記入出力制御回路の間で信 号の伝送を行うためのデータ線対、W D はメモリ セルアレーのうちの行アドレスを指定して1本の ワード線に駆動信号を与えるためのワード線圧動 回路、W0~Wmはワード線、YDはメモリセル アレーのうちの列アドレスを指定するためのY (列) デコーダ、Y01は列選択信号線、をそれ ぞれ表している。また、入出力制御回路の中で、 SAO、SA1はデータ線上の微小な信号電圧を 検知するための検知回路(センスアンプ)。 CSNOŁCSPO, CSNIŁCSP1#, ₹ れぞれ検知回路SAO、SA1の駆動信号線. CD0あるいはCD1は検知回路の駆動信号発生 図路、 PRO, PRIは、非動作状態において、 データ線対を短格するとともにセンスアンプの動 作に都合の良い電圧に設定するためのプリチヤー ジ回路、RGOあるいはRG1はデータ練対に現 れた信号(包圧差)をメモリアレー外部に読みだ すための読みだしゲート、T1~T4は読みだし

ゲートも構成するNチャネルMIS-FET、 WGOあるいはWG1は外部の情報に従つてデー y線を駆動する書き込みゲート、T5~T8は1 つのおき込みゲートを構成するNチヤネルMIS - FET, ROO, ROO, RO1, RO1は飲み だし線、WIO,WIO,WII,WIIは密を込 AM. RCSO, RCSO, RCS1, RCS1 it 読みだし制御線、WRO,WRO,WR1, WR1 は昔込み創御線、をそれぞれ示している。また、 SWRO、SWR1は読みだし線から共通の読み だし線CRO, CRO へ接続するためのスイツチ 回路、SWWO、SWW1は春き込み線と共通の 昔き込み線CWI, CWIを接続するためのスイ ツチ回路、SELO、SEL1は左右いずれかの スイツチを選択する信号。AMPはCRO, CROへ現れた信号を検知増幅するためのセンス 増幅器、DOBは出力パツファ。 DIBは入力パ ツファである。本実施例では、入出力制御回路 CKT0,CKT1をデータ線対象にメモリセル アレーの左右に交互に配置しており、かつ入出力

制御四路内のI/〇線を読みだし線(RO線)と 暫き込み線(WI線)に分離している。以下これ らの具体的な構成と効果を説明する。

第1回(b)には彼みだしゲートおよび書き込 みゲート回路の平面レイアウト図を示す。一般的 には、メモリの高集積化が進むとともに入出力制 御回路Ciをデータ線ピツチでレイアウトするこ とが困難になつてくる。しかし本実施例のように 入出力制御回路をメモリセルアレーの左右に交互 に配置することで入出力制御回路のレイアウトピ ツチはデータ線対ピツチの2倍、すなわち、2dy にできるのでチップ面積を大きく増大させること 無しにレイアウトが可能になる。高条様メモリに おいては、たとえばアイ・イー・イー・イー,ジ ヤーナル・オブ・ソリツド・ステート・サーキツ ツ, 23(1988年)第1113頁から1119 R (IREE, Journal of Solid-State Circuits, vol. 23, No 5, October 1988, pp 1 1 1 3 - 1 1 1 9 ) に述べられているように、関接する データ展間の容量結合により信号対義音比が著し

く低下するという問題がある。メモリセルアレー 部分の容量結合雑音はデータ線をメモリセルアレ - の途中で交差する等の方法により低級できるこ とは知られているが、入出力切御国路部において は隣接データ線削の結合容量が過形により不均一 であるため雑音を低減することが十分に行えなか つた。本実施例では入出力制御回路のデータ線対 間にシールド用の配線を配することにより、従来 に比べて著しく條別容量結合維音を低波すること ができる。以下、これについて説明する。第1回 (b) に示すような入出力制御回路部のレイアウ トにおいて、データ線対間にデータ線と同時に形 成される他の信号配線を配置している。ここでは、 例えば、読みだしゲートRGi部でデータ繰と直 行して配線された銃みだし線RO。RO及び続み だし制御線RCS。RCSはスルーホールを通し てデータ線と何時に形成される配線材に接続され、 データ線と平行に配置される。このようにするこ とで、データ線と隣接データ線間の寄生容量を低 被することができ、読みだし動作に伴う姓音を厳

特閒平3-273594 (14)

次に、読出しスイッチSWRO、書込みスイッチSWWO、センス増幅回路AMOの具体的な構成を説明する。

新1回(c)は統出しスイッチSWRi(i= 0、1)の構成例である。この回路は、複数の説 出し線ROi、ROiの内の1つを共通統出し線 CRO、CROに遊択的に接続するとともに、遊 択されたメモリブロックの統出し制御線 RCSi、RCSiの電圧を制御して、読出し線 に信号を取り出すようにしている。阿図において、 T10~T17はNチャネルMISFET. INV100はインパータ、NAND1は入力が 共に高レベルの組合せのときのみ低レベルを出力 する2入力の反転論型積回路、をそれぞれ示して いる。メモリブロックが選択されて選択信号 SELiが高レベル、かつメモリが跳出し状態に あって書込み借号WEが高レベルになると、 MISFET T10~T13が導通、T14~ T17が非導通となる。したがって、読出し線

高レベルになると、T3およびT4が認適し、データ線対D0、D0の健圧型に応じて放出し終R00、R00から読出し制御線RCS0、RCS0に流れる低流の型として信号が得られる。ここで、読出し制御線RCS0、RCS0は、設出し動作だけを考えると、必ずしも分離する必要はないが、後述するように並列テストを行なう場合には、分離が不可欠である。
メモリブロックが非選択となり、選択信号SELiが低レベル、またはメモリが報込み状態にあって登込み信号WEが低レベルになると、MISFET T10~T13が非準通、T14

~T17が導通となる。したがって、統出し線

ROi、 ROiおよび統出し制御線RCSi.

RCSiは同一の電圧 (ここでは中間電圧HVL)

ROi、 ROiはそれぞれ共通統出し線CRO.

RCSi、RCSiは接地される。これにより、

例えば第1回(a)において列選択信号YO1が

CROに接続されるとともに、統出し朝御幕

に接続される。これにより、例えば第1図(8)において列選択信号Y01が高レベルになってT3およびT4が瑯通しても、統出し線ROi、ROiから読出し制御線RCSi、RCSiに軽流が流れることがないため、例えば第4図において述べるように、1本の列選択借号線で複数のメモリブロック(選択ブロックと非選択ブロックを含む)の列アドレスを選択するような場合に都合がよい。

第1回(d)は雪込みスイッチSWWi(i = 0、1)の構成例である。この回路は、複数の群込み線WIi、WIiの内の1つを共通帯込み線CWI、CWIに選択的に接続するとともに、選択されたメモリブロックの群込み制御線WRiを高レベルにして、審込みを行なうようにしている。同回において、T20、T23~T26はNチャネルMISFET、T21、T22はPチャネルMISFET、INV101~INV103はインバータ、NAND2は2入力の反転論理核回路、をそれぞれ示している。メモリブロッグ

選択されて選択信号SELiが高レベル、かつメモリが書込み状態にあって書込み信号WEが高レベルになると、MISFET T20~T23が選通、T24~T26が非選通となる。したがって、書込み線WIi、WIiはそれぞれ共通書込み線WIi、でWIに接続されるとともに、書込み線WRiには高レベルが出力される。これにより、例えば第1図(a)において列選択信号YOIが高レベルになると、T5およびT6が選通し、データ線対D0。D0は書込み線WI0。

WIOに接続され、登込み線上の貫込み情報はデータ線に書き込まれる。

メモリブロックが非選択となり、選択信号 SELiが低レベル、またはメモリが統出し状態 にあって容込み信号WEが低レベルになると、 MISFET T20~T23が非導通、T24 ~T26が濾過となる。したがって、登込み制御級 Wli、Wliは同一の電圧(ここでは中間電圧 HVL)に接続されるとともに、登込み制御級 WRiは低レベルになる。これにより、例えば第1回(a)において列退択信号YOIが高レベルになってT5およびT6が導通しても、データ線と跨込み線とは導通しないため、例えば第4回において述べるように、1本の列退択信号線で複数のメモリブロック(選択ブロックと非選択ブロックを含む)の列アドレスを選択するような場合に都合がよい。

次に、第1図(e)は共通統出し線CRO、CROに統みだされた信号を増領するためのセンス増幅回路の構成を示している。回図において、amp1は共通統出し線CRO、CROを入力、d1、d1を出力とする第一のセンス増配路、amp2はd1、d1を入力、d2を出力とする第二のセンス増配路、amp3はd2、d2を入力、d3を出力とする第三のセンス増配路、T42、T43は第三のセンス増幅回路を動作前に初期化するためのMISFETである。第一のセンス増幅回路。mp1は同じ構成をある。第一のセンス増配路で構成される。電流電圧変換回路で構成される。電流電圧変換回路で構成される。電流電圧変換回路で構成される。電流電圧変換回路で構成される。電流電圧変換回路で構成される。電流電圧変換回路で構成される。電流電圧変換回路で構成される。電流電圧変換回路で構成される。電流電圧変換回路で構成を表表を対しては、変換回路で構成を表表を対して表表を対して表表を対しいませば、表表を対しいませば、表表を対しいてある。

説明する。プリチヤージ回路部PROの制御信号 PCが時間t0で立ち下がり、データ線への予備 充紅動作が終了する。統いて選択されたワード線 WO がt1 で立上り、メモリセルからデータ線 DO, DOに信号が説みだされる。次に、t3 にセンスアンプ駆動信号CSPを中間電位から Highレベルへ、CSNを中間電位からLov レベル にし、センスアンプSAOを駆動する。これによ り、データ線に読みだされた併号がセンスアンプ によりHigh, Lou に増幅される。ここで、本実施 例では、データ線は読みだしゲートRGO 中の トランジスタT1,T2のゲートに接続され、ト ランジスタT3,T4を通して、統出し線ROO, ROOへ接続してある。進択された入出力回路 CKTO の統出し制御線RCSO. RCSO は t 1 においてLou に駆動される。この構成により データ線と読出し線は分離されるため、データ線 がlligh, Lov レベルに確定する前の増報途中にお いて、ここではt3 において、列選択信号線 Y01を入力してもデータ線の情報を破壊するこ

次に、本実施例の動作を第1回(1)および
(g)の動作波形を用いて説明する。なお、ここでは、データ線D0。 D〇に読出された情報を記出したり、外部からの情報をD0。 D〇に書き込む場合の例について説明するが、関係の動作はメモリアレー内の全てのメモリセルに対して選択的に行なうことができるのは自明である。また、ここでは動作電圧が1.5Vの場合について説明しているが、これに限らず他の電圧で動作させても、本発明は同様に適用でき、かつ同様の効果を得ることができる。

まずはじめに統出し動作を抑1間(1)により

とがない。したがって、データ線の情報を破損す ること無しに読出し線へ伝達することができるの で、読みだし動作の高速化が図れる。なお、従来 に比べて高速化できる速由、および効果について は後で詳しく述べる。ここで、銃心し終むよび共 通統出し線の信号程圧、すなわちROOとROO およびCROとCROの低圧差は約20mV程度、 第一のセンス増幅回路の出力信号振幅(dlと) d 1 の電圧差) は約200mV程度。第二のセン ス増幅回路の出力信号編輯(d2kd2の私圧差) は1~1.5V程度である。すなわち、第一のセ ンス増幅回路の電圧増幅率は約10程度、第二の センス増幅回路の電圧増幅単は約5~7程度であ る。 第三のセンス増幅四路の低圧増幅単は 1 ~ 2 松皮である。但し、第三のセンス増幅回路には出 力情報を記憶する機能、いわゆるラッチ機能があ る。すなわち、入力の信号を増幅した役に入力を ともに10wにすることにより、次の入力が入る までは先の入力に応じた出力が保持される。これ により、第一から第三の増幅回路の金てを常に動

作状態にする必要がなく、出力された後には、第 一あるいは第二あるいはその両方の増幅四緒を非 動作状態として、消費電力を低減することができ る。

つぎに、統出し動作に続いて書き込み動作を行なう場合の例を第1回(g)を用いて説明する。 同因において、最初の統出し動作は第1回(f)

第2図(c)は従来のセンス増幅回路と、本発明 によるセンス増幅回路の動作波形を模式的に示し たものである。従来回路では、メモリセルMCか ら、データ線(DO, DO)に読出された数小信号 は、センスアンプSAOで増幅された後、列選択 信号YOIで制御されるMISFET T50. T51をオンにして、統出し線 (100, 100) に伝えられていた。従来回路には、高速化を妨げ る2つの問題がある。1つは、センスアンプで十 分に増幅された後、MISPETをオンにする必 嬰があることである。そうしないと、データ旅 (CD約0, 3pF) と統出し線 (CR約8pF) に、数10倍の容量差があるため、大きな電荷が 説出し線から流れ込んで、せっかく増幅しかけた 情報が破壊されてしまうためである。もう1つは、 駆動館力の小さなセンスアンプで、大きな寄生符 量の読出し線を200mVという大きな低圧まで 増報する必要があることである。これは、次段の 第二のセンス増幅回路の信号検出態度のためであ **&** .

と同じである。し4においてWEがhighになると列送択信号線YOlがHighのままで、 RCOの制御信号線RCSOがHVL(O. 75V)、書き込みゲートWGOの制御信号線 WROがHighになる。これとともに書き込み用 の入出力線WIO、WIOに書き込みのデータを 与えると、書き込みゲートWGO内のトランジ スタエ5、T7、およびT6、T8を通してデ

以上の例に示したように、書き込み動作と読みだし動作でI/O縁とデータ線間の伝達インピーダンスを変化させる一手段として、読みだし線と書き込み線を分離することで、読みだし動作マージンと書き込み動作マージンをおのおの観別に設定することができるので、低電圧動作においても動作の高速化及び安定化を固ることができる。

ータ線D0。DOヘデータが套き込まれる。

次に、本実施例で用いたセンス増幅四路の効果を第2回により説明する。第2回(a)は従来のセンス増幅回路。(b)は本発明によるセンス増幅回路の構成を模式的に示したものである。また

第2個(d)は、従来のセンス増幅回路と本発 別によるセンス増幅回路の動作速度を計算機シミュレーション結果をもとに比較したものである。 ここでセンス時間とは、センスアンプを起動する ための信号CSN、CSPが投入されてから、I

#### 特閒平3-273594 (17)

ノ O 線に 2 0 0 m V の信号電圧が得られるまで (従来の場合)の遅延時間、あるいは第一のセンス増幅回路の出力に 2 0 0 m V の出力が得られるまで(本発明の場合)の遅延時間で定義している。本発明の回路により、 1 。 5 V で従来に比べて 2 0 n 。高速化されることから、本発明が低電圧でかつ高速に動作することが示された。

第3回はさらに動作の安定化を図るための実施

アレーの間にはTGO~TG3 で示すスイツチ

例である。前に述べたように、入出力制御回路部 ではデータ線間の寄生容量を低減することができ た。ここではメモリセルアレー部においてデータ 線間の寄生容量のパランスをとることによりさら に動作の安定化を図つている。すなわちデータ媒 を一旦対ごとにメモリセルアレーの中央部にお いて交茲させる。 D 1 , D 1 とデータ線 D O 間の 資生容量はそれぞれCc01٤、Cc01mである が、CcOlLとCcOlaは一致するのでDl. D1とデータ線 D0間の寄生容量は等しくでき る。同様にD1。D1とデータ線D2 間の寄生 容量も等しくできるので、対となるデータ線限志 で関接データ線との寄生容量のバランスをとるこ とができる。したがつて、メモリセルアレー内に おいてもさらに読みだし動作の安定化を図ること ができる。

第4 図は複数のメモリセルアレーが存在した場合の実施例であり、ここでは読みだし動作を説明する。入出力制御回路CKTijは左右のメモリセルアレーで共用し、CKTijと各メモリセル

C K T 2 3 を通して R O 1 2 , R O 1 2 , R O 1 2 , R O 2 3 , R O 2 3 へ 続みだされる。これらは、さらにスイツチ S W R 1 , S W R 2 を通して、共通の I / O 線 C R O 0 , C R O 0 , C R O 1 , C R O 1 へ 読みだされる。このように、複数のメモリセルアレーが存在した場合にも、入出力制御 同路をメモリセルアレーの左右に交互配置し左右

のメモリセルアレーで共用することはチツブ面状を大きく増加させることなく、これまで述べてき た特性の改習が実現できる。

節5阅(a) は本発明を用いた並列テストの爽 施例である。並列テストは列選択例号を同時に復 数進択(多重進択)することによつて行う。すな わち、並列テスト時にはテスト信号TESTによ り、列選択信号を多重に遊択する。これにより、 読みだし動作では、多重度に応じてデータ線の読 みだし信号が読みだし娘に同時に読みだされる。 岡時に読みだされたデータ線の情報がすべて一致 していれば、読みだし終ROとROは一方が読み だし情報に応じて"lligh"の電圧レベル、他方が "Low" の意圧レベルになる。もし1つでも以情 似が読みだされたとするとROと<mark>RO</mark>共に" Lov " の危圧レベルになる。一方、歯を込み動作では、 咎 き込み用の入出力線 から選択された書き込みゲ ートに接続されたデータ線に書き込まれる。ここ で、本発明では並列テストの場合にも新たにテス ト用のI/O線を設けること無しに並列テストが、

行え、通常のテストと同様にデータ線からAMP へ情報が伝えられる。また、読みだし別の信号線 と書き込み用の信号線を分離しているので、前途 したように読みだし動作と書き込み動作で各々の 別に動作マージンを設定でき、多重度を増やす上 での翻眼は無くなり、高度の並列観出し/妻込み が可能になる。隣国で、読みだしゲートRGの報 動信号RCSは対線とし、読みだし動作において 統出し線RO、ROへ接続されるRCSを分離し ている。これは多重皮を増やしたときにも1つの - 誤読みだしを判別するために有効な手段である。 多重皮を増やすとROからRCSへ没れる健没を 増やす必要がある。一方RCSからGNDへ流れ る電流は読出し終の配線抵抗によりある一定で飽 和する。いいかえれば、RCSの電位が上昇する。 そのためRCSを分離しないと誤読みだしがあつ た側のI/O線の信号電流は多重度の上昇と共に 低下し検出が困難になる。RCSを分離すること により誤読みだしを行つた側のRCSの母位は上 昇せずROからRCSへ流れる電流のみを校出す

ればよいのでより精度の高い検出ができる。以上 述べたように、本発明は高度な並列テストを可能 にするのでテスト時間の大幅な虹線を実現できる. 第5回(b)は多型皮を決定する具体的回路の 尖旋倒である。列デコーダ Y D へは通常 Y O から Yn-1が入力される。Yn-1は列方向を2分 別し、Yn-2はさらにそれぞれを2分割し、以 下同様である。YOは列選択信号ごとに"O"(Lov) 、"1"(High) を繰り返す。ここではテスト信 身TESTをHighにし、Yn-1、Yn-1 と TESTとのORゲート出力信号をAYn-1. AYn-1'EL. : \$\frac{1}{Y} n-1. Yn-10 かわりに列デコーダに入力することでYn-1 のHigh、Low にかかわらずにAYn-1、AYn -1~ともにNighにでき列選択信号を2本選択で きるので多重度を2にできる。

第5因(c)は多重度を4にした実施例である。  $Y_{n-1}$ と $Y_{n-2}$  の NAND ゲート出力を TESTとともに NAND ゲートに入力し、それらの出力を $AY_{n-2}$  0 から 3 とし、それら

を列デコーダに入力すれば多爪皮を4にできる。 以上、 節 5 固 ( b ) および ( c ) に示した实施例 をもとに並列テスト時は列デコーダを多重に遊択 でき、通常のテスト時にはテスト信号TESTを Lov にすることによつて1本の列選択信号を選択 できる。 第5回(d)は並列テストを実現する ためのセンス増幅回路の実施例である。並列テス ト時のテスト結果を出力する方法について问図に より説明する。通常の統出し動作に際しては、 amp2Tを構成する2つの差動増幅回路DA4, DA5の反転および非反転入力には、低流電圧変 換後の出力をそのまま入力し、それらの出力を amp3に入力する。並列テスト時には2つの楚 動増幅回路DA4。DA5の非反転入力には抜準 電圧として VRTを入力する。並列テストにおいて、 多重に選択されたデータ線に1つでも説情報が含 まれている場合は、RO、ROにはともに低波が 流れる。 したがつて、 第一のセンス増幅回路 amplの電波電圧変換出力dl, dlは共に低

いレベルになる。一方、慈雄鼠圧VRTを覚浪電圧

第5回(e)は並列テストに用いる抜地電圧V nt 発生回路の実施例である。回回においても前に 述べた電流-電圧変換回路を用いており、並列テ スト時には並列テスト信号TESTをHighにする

ができる。

#### 特開平3-273594 (19)

ことでVare発生している。この固路においては、 電流電圧変換回路の入力に信号電流の約半分に相 当する基準電波を与えている。これにより両方の RO線に信号電流が流れると、変換後の電圧は V ntより小さくなる。また、並列テストの結果が正 しければ一方の変換後の電圧は Var よりも大きく なる。したがつて、変換後の電圧を Var と比較す ることにより、テスト結果の判別が可能になる。

第5回(f)は書き込みスイツチSWWの具体的実施例である。WEは書き込み信号である。本、実施例は第4回に基づいて複数のメモリセルアーが存在した場合であり、SWWの右側のメモリセルアレーが動作すると仮定する(SELRがHigh、SELLがLou)。並列テスト時はTESTがLou であり回路WSTによりWI。WI を同電位にしておく。番き込み動作が開始されると、WEがHighになる。GRに入力する信号は読みだし動作においてはすべてHighになる。したがつて、書き込

み制物信号WRはHighになるとともに、NチャネルMISFET T77, T78およびPチャネルMISFET T75, T76をとおして CWI, CWIからWI,  $\overline{WI}$ ヘデータが含き込まれる。

ば、情報"1"の電圧レベルのみを任意に設定できる。さらに、情報"1"の電圧レベルを一対おきに変えて設定することもできる。したがつて、データ線間の結合維音をテストする時のように、中対おきに、情報が反転するぎりぎりの電圧を寄き込むことができ、マージンテストを行いに、寄き込むことができ、メモリセルの情報保持特性などのテスト時間の短縮も図れるなどの効果もある。

第7回および第8回に、本発明によるワード駅 動回路の1実施例を示す。本実施例の特徴は、従 来のダイナミック型のワードドライバに変えて QD1、QD2、QP、QTからなるスタティッ ク型のワードドライバを用いたことである。また その超級として常に、データ線健圧VLよりメトラセルのスイッチトランジスタQSのVT分以上 高い電圧を発生する健圧変換回路VCHGを設明 たことである。以下、本実施例の動作を説明する。

まず、アドレス信号AiによりXデコーダXD が選択されるとその出力NlがLowレベルにな る。そうするとトランジスタQTを通してN2の ノードの証荷が引き抜かれN2もL。wレベルと なる。そうするとトランジスタQDIがオンしつ ード線WをVCHのレベルにまで立ち上げる。 VCHのレベルはVL+VT (QS) 以上である からメモリセルCSには最大VLの電圧が書き込 まれる。

次に、プリチャージサイクルでは、まず F P が し。wレベルとなりこれによりQ P がオンしノー ド N 2 を V C Hにする。そうすると、 Q D 1 がオ フしQ D 2 がオンするからワード線Wは L o wレ ベルとなりメモリセルには電荷が保持される。

以上のように、木実施例ではドライブトランジスタのゲート電圧がLowレベルで動作するので電源電圧が低くなってもワードドライバとして安全に動作する。

第11図は、第7図のワード線用電圧変換回路 VCHGの具体的実施例を示している。また第 12回はその回路の起動時の内部被形と入力ダイ ミングを示している。本実施例の特徴は、低電調

#### 特閒平3-273594 (20)

電圧でも遠い立上りと高い出力電圧を得るため、 チャージポンプ回路において、その出力電圧をプ リチャージトランジスタ(第11回のQB)に帰 遠していることである。以下動作を説明する。

まず、入力パルス ≠、 → がそれぞれHigh、 Lowの場合を考える。この時ノードBの程圧は VLからQCを通して充電されるためVL-VT となる。一方ノードAはコンデンサCA、CDに 書えられていた電荷と ≠ の機幅で決まる値となる。 本実施例では、この程圧を

V L と仮定している。次に、↓、 →の程圧が入れ 替わるとノードBはCBにより昇圧されV L ーV T + α V L となる。ここで、αはCBとノー ドBの全容量の比である。このときノードAの混 圧はBの電圧からQ A の V T だけ下がった電圧 V L - 2 V T + α V L となる。

次に、再びき、もの電圧が入れ替わるとノード A は再び昇圧される。もし、このときそれがVL より & だけ高いと、ノードBの電圧はQCにより VL-VTにプリチャージされているから、QB

ージ程圧を高くし低電源程圧でも高い出力程圧を得ることができることである。例えば、 V L = 0 . 8 (V) . V T = 0 . 5 (V) とすれば、帰還がない場合つまり Q B がない場合、ノード B の電圧は及大1.1V(α=1のとき、 2 V L - V T) までしか上がらずその結果ノード A は 1 . 4 V (3 V L - 2 V T) 、 V C H は O . 9 V (3 V L - 3 V T) となる。それにたいして Q B がある場合は、それぞれ1.6 V (2 V L - V T) といずれも前者より高くなる。

第17国は、帰還用トランジスタQBがある場合(本発明)と、ない場合(従来方式)との昇圧率を計算機シミュレーションにより比較したいいない。ここで、突線はトランジスタのしきいい質圧が概律のもの、従来方式ではいずれも配置にが1~1、5∨で急慢に低下しているのに発展し、本発明では 0、8∨まで一定であり、低電源を圧でも安定に動作することがわかる。なお、こ

この出力に、2で示す整線回路すなわちダイオード接続したMOSトランジスタQDを接続し、さらにその出力に平滑コンデンサCDをいれると、昇圧された直接程圧VCHとなる。この出力程圧は、無負荷状態で2VLーVTとなる。

ここで、QAとCAを接続した回路を二つに分け、それぞれの回路の出力点、すなわちQAと CAとの接続点の一方を整流回路2に、もう一方をQBのゲートに接続すればQBのゲートは食荷 回路と分離されるので、ゲート程圧は食荷回路に 電洗が流れないぶん高くなりさらに速くノードA の電圧を立ち上げることができる。

本国路の特徴は、先に述べたように出力電圧を プリチャージ回路に帰還することによりプリチャ

こで整液回路ではトランジスタのしきい銃和圧に よる電圧降下はないものとした。

第13図および第14図に示す実施例は、さらに高い出力能圧を得るための回路である。本実施例の特徴は、軽減用トランジスタでの健圧降下を低減させるためそのゲート電圧をチャージボンプ回路の出力性圧と同期させて、出力がHighレベル(2VL)のときはそれよりVT以上高く、Lowレベル(VL)のときはVLとしたことである。

第13回においてCPとQDは前途のチャージポンプ回路と整淡回路である。また、Q1~Q19、C1~C4が追加した新子で、Q1は整流用トランジスタ、Q3~Q10、C1~C3がQ1のゲート電圧を制御する回路、Q11~Q13、Q15~Q18、C4がゲート昇圧用コンデンサC3の充電回路、Q19がVCHの立上リを早めるためのプリチャージポンプ回路のよた、PA、PAはチャージポンプ回路の、PB、PBはゲート電圧制御回路の制御信号であ

る。以下に動作を説明する。

1は、先に述べたチャージポンプでPA、PAが交互にHigh、LowとなることによってノードAの電圧は昇圧されVLとBVL(B≒2)の間を往復するようになる。このとき、PA、PAは第8図に示すようにHighの期間が回い、五いに重複しないようである。これは、第5でに、カードBの電圧がまだVL+VT以上になって、いるときに、上記PAに相当するもの電圧が上昇するとQAはオン状態であるである。

次に、整復回路であるがPA、PBがL。w、 PA、PBがHighのときQ4のゲートはC1 によりVL+VT以上に昇圧されているからQ1 のゲートGの電圧はVLに等しくなっている。こ のときノードAはVLだからVCHからノードA への逆波はない。また、Q11のゲートは、 Q13、Q18によりC4をVCH(2VL)

なお、この実施例ではPBはPAより先にLowレベルとなるようになっているが、これはQ1のゲート電圧がまだVL+VT以上のときにPAがLowになりノードAの電圧がVLとなり出力からノードAに電荷が逆流するのを助ぐたたり出力からまた、Q4、Q7のソースのようにからいたのはなりのではなりである。これにより電極間の電位差を小さくするためである。これにより電極間の電位差とかが使用可能なり他の部分と同じ機関トランジスタが使用可能となる。

以上が第13回に示した実施例の特徴であるが、 同例において、Q7.Q10を削除し、Q9のゲートをQ4のゲートに接続しても同様な効果が得られる。例えば、PBがVL、PBがOのときは ノードCがVCH+VL、Q4.Q9のゲートは VLとなるから、Q4はオフ、Q9はオンし、ノードGはVCH+VLとなる。一方、PBがO. PBがVLのときは、ノードCがVCH(2VL)、Q4、Q9のゲートは2VLとなるから、Q4 - V T に プリチャージしたのち PA (V L) で昇圧するので、3 V L - V T となる。 従って、 V L ≥ 2 V T ならば V C H (2 V L) + V T 以上に昇圧されノード C は V C H となる。このとき、 Q 1 0 のゲート、ソース間電圧は V C H - V L で V T を越えているからオンし Q 9 のゲート電圧は ノード C と 等しくなる。したがって、 Q 9 はオフしノード C からノード G へ電波が流れることはない。

次に、PA、PBがHigh、PA、PBが LowとなるとノードAは2 V L、ノードCは V L + V C H となる。一方、Q 7 のゲートはC 3 により V L + V T 以上に昇圧されるからそのソースは V L となる。すなわちQ 9 のゲートは V C H とな なるからそのゲート、ソース間電圧は V C H とな りQ 9 はオンしQ 1 のゲートは V L + y V C H (y 与 1) となる。従って、第 1 1 図の実施例の ように V T だけ降下することなく 2 V L がそのま ま出力される。

がオン、Q9がオフし、ノードGはVLとなる. 第15回、第16回は第14回のタイミングを 発生するための回路である。「死15回においてイ ンパータ15~18、抵抗R2、コンデンサ C2, NANDY-FNA2. NORY-F NOIはPA、 PAの重複を防ぐための回路。 12、13、R1、ClはPAとPBの立ち下が りの遅延時間を決めるための回路、「9~113、 NA3はPAとPBの立ち下がり時の遅延をつく る回銘である。また、I14~I25はパッファ 用のインパータである。これは、段数の奇遇さえ 何じなら何段あってもよく、食荷の大きさに応じ て調整すれば良い。第16図は前配回路の入力パ ルスOSCを発生するための回路例である。この 回路は一般にリングオシレータと呼ばれている。 本回路の特徴は発掘周波数の電源電圧による変助 を抑えるためにR、Cの時定数をインパータの遅 延時間よりも充分大きくなるようにしたことであ る。このため、トランジスタのVTと電源電圧の 比が1対3以下でインバータの遅延時間の電配配

圧依存性が大きくても発掘周波数は安定になる。 以上の対策に加えて、第11回、第13回の実 旅例のトランジスタのVTを低くすることにより さらに低電圧での動作が安定になる。これは、低 VT化によりトランジスタの駆動能力が増加する ためである。低VT化によりサブスレッショルド 電流も増加するが、電圧変換回路の煮子数は高々 数10個程度なのでチップ全体で見るとほとんど 無視できる。一方、ワードドライパ、メモリセル も低VT化により駆動能力が増加するが、前者は · Mビット級のDRAMで10°~10°個も使用す るためトランジスタのオフ状態で流れる渦れ荒沘 が無視できなくなる。また、後者では電荷の保持 時間が短くなりリフレッシュの間隔を短くしなけ ればならないという問題が生ずる。これは、最も 消費電力の増加につながる。従って、VTは低圧 変換回路は低く、ワードドライバは標準、メモリ セルは標準より高く設定するのが最も良いことに tt 3.

以上のように本実施例によれば整流用トランジ

差し支えない。また、中間電圧を表す記号として HVCを用いているが、今まで用いているHVL と異なる必要はなく、そのままHVLで置き換え てもなんら差し支えない。第18回は本発明によ る低圧フォロワ回路の構成例である。この回路は、 入力に印加された電圧にほぼ等しい電圧を出力し、 大きい負荷容量を駆動するようにしたものである。 闻図(a)で1は第一のコンプリメンタリ・ブッ シュナル回路であり、NチャネルMOSトランジ スタTN2ヒPチャネルMOSトランジスタ TP2、およびパイアス用電圧級VN1、VPI により構成される。2はカレントミラー型のブッ シュプル増帳回路であり、カレントミラー回路を 成すNチャネルMOSトランジスタ材TN1と TN3、PチャネルMOSトランジスタ対TP1 とTP3、とから構成される。3は第二のコンプ リメンタリ・プッシュプル回路であり、Nチャネ ルMOSトランジスタTN4ヒPチャネルMOS トランジスタTP4、 およびパイアス用低圧級 VN2、VP2により構成される。

次に、本発明を中間電圧発生回路に適用した実施例を説明する。なお、以下の実施例の説明の中で、高いほうの電源電圧を表す記号としてVCCを用いているVLと異なる必要はなく、そのままVLで置き換えてもなんら

この回路の各種トランジスタや電圧源の定数数 定と定常状態における動作を説明する。電圧級 VNIとVPIの姐は、それぞれトランジスタ TN2とTP2のゲートしきい低電圧にほぼ等し くなるように進んでいる。これにより、どの様な 動作条件下においてもトランジスタTN2と TP2の両方が同時にカットオフすることがない ようにしている。このため、出力インピーダンス が陥くなって、粗位が定まらなかったり、負荷來 作によって出力電圧がふらついたりするのを助ぐ ことができる。電圧湖の値をトランジスタのゲー トしきい値程圧にほぼ等しくすることにより、定 常状態において二つのトランジスタを貫通して流 れる電流を低い値に抑え、鉄板四路の特権時の低 力を小さくしながら、高い負荷职動能力を得るよ うにしている。このようなパイプス条件での動作 は一般にAB級助作と称される。さて、TN2と TP2に流れる電流値を、それぞれIC1、

IDlとすると、これらの電流は、それぞれPチャネルMOSトランジスタ対TP1とTP3、N

特開平3-273594 (23)

チャネルMOSトランジスタ対TN1とTN3と
からなるカレントミラー回路により、TP3を汲
れる電流IC2、TN3を流れる電流ID2に変
換される。IC1とIC2の電流比は、トランジスタTP1とTP3のβ比に、ID1とID2の
電流比(ミラー比)は、トランジスタTN1と
TN3のβ比に、それぞれほぼ等しくなる。すな
わち、

$$M_{P} = \frac{I C 2}{I C 1} = \frac{\beta \tau_{P_{1}}}{\beta \tau_{P_{1}}}$$

$$M_{H} = \frac{I D 2}{I D 1} = \frac{\beta \tau_{H_{2}}}{\beta \tau_{H_{2}}}$$

- 比が等しい (M = M n = M p) とすると、

IC2 - ID2 + - 2 x M x √ 2 β T x δ V

となる。

例えば、N=5、 $\beta=1$  mA/V\*、I=0.2  $\mu$ Aとすると、出力電圧がO、1 V低下したとき( $\delta$ V=-0.1 V)には、IC2-ID2= 20  $\mu$ Aとなる。

 を行なうようにしている。

さて、第一のブッシュブル回路が定常状態すなわちIC1=ID1が成り立っている状態からずれた場合にどうなるかを説明する。出力電圧を定常状態から強制的に電圧 & V だけ変えたときの電波値は、以下のように扱される。

IC1 - ID1 = - 
$$(\sqrt{2\beta + 1} + \sqrt{2\beta + 1})$$
  $z = \delta v$   
 $+ \frac{(\beta + - \beta + )}{2} \delta v^{z}$ 

ここに、β M と β P はそれぞれトランジスタTN2 とTP2のβを、I は定常状態において第一のブッシュブル回路に流れる電流(すなわち I = I C 1 = I D 1)をそれぞれ示している。

今、簡単のために、TN2とTP2の特性がほぼそろっており、 $\beta$  N と  $\beta$  P が等しい( $\beta$  =  $\beta$  N =  $\beta$  P)と仮定すると、上式は

となる。また、二つのカレントミラー四路のミラ

駆動する場合に比べて、格別に高い製動能力を持たせることができる。また、定常状態のバイアス 電流を十分低い値に抑えても、熱意を増幅するこ とにより高い駆動電流を得ることができる。また、 この個路は上式からも容易にわかるように、鉄差 の方向に対して対称に動作するため、出力の充電 と放電に対して同じ駆動能力を得ることができる。

次に、本四路の電圧フォロワとしての精度について説明する。本回路は、出力電圧の試験を第一のブッシュブル回路で検出し、それを増幅した信号で第二のブッシュブル回路を駆動するようにはかって、出力電圧精度(入出度(お成でから)で決定される。第一のブッシュブル回路の電圧特度(プレンが成り立つ条件を求めると、入力電圧V(IN)と出力電圧V(OUT)の関係が得られ、次次のようになる。

$$V(OUT)-Y(IN)=\frac{\beta_R \times (VNI-VTN)-(VPI-VTP)}{\beta_R+1}$$

ここに、

#### BR = VBTH2/BTPE

であり、またVTNとVTPはそれぞれNチャネ ルおよびPチャネルMOSトランジスタのゲート しきい低電圧の絶対値である。この式から明らか なように、VN1とVPIにそれぞれVTNと VTPの変化に迫從して変化する特性をもたせ、 かつトランジスタのβを適正に選ぶことにより、 製造プロセスのばらつき等によりNチャネルトラ ンジスタとPチャネルトランジスタの茶子特性が 独立に変化しても、出力と入力の電圧差を零にす ることができる。上述したような電圧級は、次の 実施例で説明するように、各チャネル郷意型の MOSトランジスタのゲートとドレインを接続し、 それに所定の電流を流す事により容易に構成する ことができる。一般に、異なる導電形の素子間で は特性にばらつきがあっても、同じ導電型のトラ ンジスタは同じ製造工程を経るため、混子間の特 性差は十分小さな頃に抑えることができる。特に、

に対してID1が増大し、類子6の程圧V(6)をほぼVSS(0V)まで引き落す。これにより、トランジスタTP4の離動能力が増加し、出力OUTを高速に放電する。時刻に2を過ぎて、出力電圧と入力程圧の整が小さくなるとトランジスタTN2が運通し始め、最終的に入出力間の程圧差が無くなる時刻に2においてIC1=ID1となり、定常状態になる。入力電圧がVCCまで上昇し、出力を高速に充電する。

次に第20回を用いて、先に示した回路をダイ

さて、次に過波時の動作を同図(b)を用いて 説明する。今、入力製圧V(IN)が時刻 t 0 か らt 1 にかけて降下し、時刻 t 4 から t 5 にかけ て上昇した場合を考える。入力製圧が降下した選 後は出力がすぐに追従しないので、トランジスタ TN 2 は時刻 t 1 から t 2 にかけてカットオフ状 態となり、電流 I C 1 の低はほぼ 0 となる。これ

ナミックメモリの中間電圧 (VCC/2) 発生回 路に適用した実施例を説明する。類20回(a) は本苑明による中間電圧発生回路の構成例である。 附因において、30はお地社圧発生回路、31は 第一のコンプリメンタリ・ブッシュブル 田路 . 32はカレントミラー型増幅回路、33は那二の コンプリメンタリ・プッシュプル回路である。甚 祖祖圧発生調路は、笄もい抵抗値を行する二つの 抵抗R3とR4とにより電源電圧を半分に分圧す ることにより、端子34に中間電圧を発生してい る。抵抗R3とR4に同種の素子を用いることに より、中間覚圧には、かなり精度の篩い餌を得る ことができる。なお、中間電圧を得るための漸子 は抵抗に限らず、例えばMOSトランジスタ等を 用いても同様の回路が構成できることは自明であ る。第一のブッシュブル回路は、基本的に第18 図 (a) に示したプッシュブル回路1と同じであ る。ここでは、電圧級VNIの代わりに、抵抗 R5とNチャネルMOSトランジスタTN10を. **覚圧級VP1の代わりに、抵抗R6とPチャネル** 

#### 特閒平3-273594 (25)

MOSトランジスタTP10を、それぞれ用いて いる。こうすることにより、先の実施例でも説明 したように、常に蝎子35の牡圧を入力蝎子34 に対して、ほぼNチャネルMOSトランジスタの ゲートしきい値配圧分だけ高い値に自動的に設定 することができる。なお、R5やRGを流れる世 流が、R3やR4を流れる電波の数分の一から十 分の一程度の小さな値になるように、抵抗値を選 んでいる。これは、NチャネルトランジスタとP チャネルトランジスタの特性が独立にばらついて、 プッシュ プル回路から基準電圧発生回路に流入 (あるいは流出)するな流紙が変動しても、蝎子 34の低圧が影響を受けて変動しないようにする ためである。32のカレントミラー型増幅回路は 第18図(a)に示したカレントミラー型増幅回 路2と全く同じ構成である。第二のプッシュプル 回路は、基本的に第18図(a)に示したプッシ ュブル回路3と同じである。ここでは、鬼圧湖 VN2の代わりに、NチャネルMOSトランジス タTN14を、電圧級VP2の代わりに、Pチャ

ネルMOSトランジスタTP14を、それぞれ用いている。こうすることにより、第一のブッシュブル国路の場合と同様、ブッシュブル回路に流れるパイアス電流の値が、トランジスタのしきい値低圧の変化に対して変動しないようにしている。以上のような回路構成とすることにより、出力HVCには特度の高い中間程圧を待ることができ、かつ負荷容量CLを高速に充放電することができる。

第20図(a)に示した本回路方式と第19図に示した性の路方式の性能比較を計算機解により求めた結果を第20図(b)および(c)に示す。第20図(b)において、機構はNチャゲートしきい低低圧の絶対値の差、概能ははいいでは、したの低低圧が動生100m V (0・75Vに対したより、変動するのに対して、本発明の回路では出力電圧変動は約±8m V (0・75Vに対

第21図(a)は本苑明の他の一実施例を示す 回路構成図である。周図において、40はコンプ リメンタリ・ブッシュブル型の程圧フォロワ回路、 41はトライステート・バッファである。程圧フ オロワ回路は、基本的には第18図(a)のブッ シュブル回路の提動能力を振うようにトライステート・バッファが動作する。トライステート・バッファは負荷駆動用のPチャネルトランジスタ TP21とNチャネルトランジスタTN21.これらトランジスタを配動する二つの窓動型増種回路(コンパレータ)AMP1とAMP2.および、オフセット量の設定のための二つの電圧級VOSLとVOSHとから構成される。この回路の動作は次の三つの電圧の条件のいずれにあてはまるかによってきまる。

- (1) V(OUT) > V(IN) + VOSH
- (2) V(IN) + VOSH > V(OUT) > V(IN) VOSL
- (3) V(IN) VOSL > V(OUT)

(1)の低圧条件においては、総子43の電圧よりも出力OUTの電圧が高くなり端子45の電圧は高い電圧レベル(VCC)になる。また、総子44の電圧も高い電圧レベル(VCC)になる。したがって、NチャネルトランジスタTP21がカットオフとなり、負荷を放電する。(2)の電圧条件においては、端子43の電圧は低い電圧レベル(VSS)になる。また、端子44の電圧は高い

#### 特開平3-273594 (26)

電圧レベル (VCC)を保つ。 したがって、こつ のトランジスタTN21とTP21は共にカット オフとなり、出力は高インピーダンス状態になる。 (3)の電圧条件においては、蝎子42の君圧よ りも出力OUTの電圧が低くなり端子44の電圧 は低い電圧レベル(VSS)になる。また、磐子 45の電圧は低い電圧レベル(VSS)を保つ。 したがって、NチャネルトランジスタTN21が カットオフ、PチャネルトランジスタTP21が 導通となり、負荷を充電する。このように、出力 の電圧が入力の電圧を中心としたある一定範囲を 越えて大きくなると放電、一定範囲を越えて小さ くなると充電、一定範囲内にあれば充電も放電も しないという三つの状態(トライステート)を有 する解動回路を実現できる。この回路の過波時の 動作を同図(b)に示す。今、入力電圧V(IN) が時刻t0で降下し、時刻t2で上昇した場合を 考える。立ち下がり時においては、時刻し0から 出力の配圧が「(定常状態での配圧)+VOSH」 に等しくなる時刻も1まで菓子45の電圧が

VCCになり、トランジスタTN21を導通させ、 負荷を放電する。また、立ち上がり時においては、 時刻 t 2 から出力の電圧が「(定常状態での電圧) - VOSL」に等しくなる時刻 t 3 まで菓子 4 4 の電圧がVSSになり、トランジスタTP21を 場通させ、負荷を充電する。

このように、プロロシャンのは、アーカルには、のは、アーカルには、のは、アーカルには、のは、アーカルには、アーカルには、ないでは、アーカルには、アーカルには、アーカルには、アーカルには、アーカーのでは、アーのでは、アーのでは、アーのでは、アーカーのでは、アーのでは、アーのでは、アーのでは、アーのでは、アーのでは、アーのでは、アーのでは、アーのでは、アーのでは、アーのでは、アー

例に限らず、同様の機能を実現するものであれば、 他の方式であっても差し支えない。

次に第22回を用いて、トライステート・パッ ファを用いた電圧フォロワをダイナミックメモリ の中間覚圧(VCC/2)発生回路に適用した実 施例を説明する。 第22回 ( a ) は本発明による 中間電圧発生回路の構成例である。第22図(a) において、50は基準電圧発生回路、51は第 18回で説明した電圧フォロク问路、52はトラ イステート・バッファである。これは、外20回 (a) に示した中間電圧発生回路にトライステー ト・パッファを付加することにより、入出力間の 起圧の鉄整が大きくなったときの復元能力を高め ている。以下、トライステート・パッファの構成 と動作について説明する。本実施例の特徴は、第 ーのプッシュプル回路をそのまま利用し、カレン トミラー回路のミラー比の菱を利用して鉄差電圧 を検出しトライステートバッファを起動する点に ある。 頻22箇 (a) において、TP36と TP37はPチャネルMOSトランジスタ、

TN36とTN37はNチャネルMOSトランジ スタ、INV1とINV2はインパータ、 TP38はインパータINV1の出力で負荷を駅 動するようにしたPチャネルMOSトランジスタ。 TN38はインバータINV2の出力で負荷を駅 動するようにしたNチャネルMOSトランジスタ も、それぞれ示している。TPS2とTP36. TP322TP37. TN322TN36. TN32とTN37とが、それぞれカレントミラ - 個路を構成している。今、トランジスタ TN31に流れる電池をIC1、トランジスタ TP31に流れる電流をID1、トランジスタ TN36に流れる双流をID2、トランジスタ TP36に流れる電流をIC2、とそれぞれ貫く。 出力程圧の誤差 8 VとIC1、ID1の関係は. 先に説明したように.

IC1 - ID1 + - 2 \( \frac{72\beta1}{2} \) I & V

と近似することができる。カレントミラー回路の ミラー比を、

特開平3-273594 (27)

$$M_{P_1} = \frac{I C 2}{I C I} = \frac{\beta \tau_{P_1 \epsilon}}{\beta \tau_{P_2 \epsilon}}$$

$$M_{M_2} = \frac{I D 2}{I D I} = \frac{\beta \tau_{M_2 \epsilon}}{\beta \tau_{M_2 \epsilon}}$$

とすると、下式のようになる。

$$\frac{IC2}{M_{PA}} - \frac{ID2}{M_{NA}} = -2 \sqrt{2\beta I} \times \delta V$$

今、出力にオフセット電圧 V o s を印加したと さに、I C 2 = I D 2 となるとし、その時の電流 値を I a と置くと、オフセット電圧 V o s は

$$Vos = \frac{I_x}{2 \times \alpha} \times \frac{(M_{P_1} - M_{N_1})}{M_{N_1} \times M_{P_1}}$$

と表される。ここで、

$$\alpha = \sqrt{2\beta I}$$

またβは第一のブッシュブル回路を構成するトランジスタのβ、I,は定常状態において第一のブッシュブル回路に流れる電流である。例えば、I, = 0.2 μA.

 $I_{s} = 1 \ \mu A$ ,  $\beta = 1 \ mA/V^{s}$ ,  $M_{H_{s}} = 1$ ,  $M_{P_{h}} = 0$ .

る必要がないため、消費程力が小さく、かつ簡単 な構成で高い性能を実現することができる。,

本回路方式と第19回に示した従来回路方式の 性能比較を計算機解析により求めた糖果を第22 図(b)に示す。第22倒(b)は電源投入後の 出力促進の立上り時間を電源促圧に対してプロッ トしたものである。立上り時間は、出力の配圧が 定常値の90%に達する時間で定義している。ま た、負荷容量の値には、64MピットDRAMの ビット線プリチャージ電源およびプレート電極の 総容量を想定している。この解析結果からもわか るように、本発明の回路によれば、先に第20回 (a) で示した実施例よりも、さらに立上り時間 を約半桁短縮することができる。従来回路に比べ ると約一桁半短い時間で負荷を立ち上げることが できる。以上説明したように、ブッシュブル回路 にトライステート・パッファを組合せることによ り、さらに高速に入力に追徙することの可能な難 圧フォロワ回路を供することができるようになる。 なお、単圧の設定精度はプッシュプル回路によっ

2とすると、オフセット電圧Vosの値は

-100m V となる。すなわち、出力電圧が定常 値から100m V 以上低下すると、インパータ INV1の入力電圧は低レベルから高レベルに、 出力電圧は高レベルから低レベルに遷移して軽動 用のピチャネルMOSトランジスタTP38を導 がスタTP37とTN37の定数を適当に選ぶった ときに、NチャネルMOSトランジスタTN38 を導過させ、負荷を放電するようにすることがで

以上、説明したように、本実施例に示したように、本実施例に示したいした。 な四路構成をとることにより、第21因に示した。 のと同様な機能を実現することができる。まうた。 この回路方式では、カレントミラー回路の、キラー 比によってオフセット量を決めているため、キョー レジスタ対の特性差が小さくな変定することができ は、オフセット量を特度良く設定することができ る。さらに、高精度の差動型増幅回路を別に設け

て決まるため、先の契施例の場合と同様、入出力 関の起圧鉄道を極めて小さな値にすることができ ス

以上の突旋例では、集積回路(LSI)中の大容量負荷を高速で艇動する四路構成について説明した。しかしながら、さらに高速に離動しようとすると、充放性に際しての過波電液が大きな問題になる。例えば、GAMビット程度のDRAMの中間地圧発生回路の負荷容量は115nF程度になるが、これを5μsの間に規幅1Vで艇動したときの電流値は23mAに達する。これは、

DRAMの消費電洗値に匹敵する大きさであり、これ以上高速に配動することは、主たる回路特性への影響、例えば電源線の難音発生や、配動信号配線の信頼性低下などを招く危険があるため、好ましくない。一般に、超高鉄積のしら1、特によりにおいてはLSI全体を問題の複数のプロックで構成し、動作時においては、それはブロックの内の一部のみを活性化するような構成をとことが多い。こうしたLSIにおいては、以下に述

べる実施例を適用することが有効である。

節23回はダイナミック・メモリ(DRAM) の中間電圧供給方式に本売明を適用した実施例を 示している。 問題 (a) において、MBO、 M B l ~ M B i は i + l 個のメモリ・プロック. 60~62はワード級遊択回路、68~70は各 メモリ・ブロックからの中間電圧引出線、7Gと 77は二組の中間電圧発生回路、74と75は二 組の中間電圧発生回路から各メモリ・ブロックに 中間電圧HVC1とHVC2を供給する信号線、 フィ~73は二つの信号線の内のいずれかをメモ リ・ブロックに供給するように各プロック毎に設 けたスイッチである。また、メモリ・ブロック MBOは、メモリセルを二次元に配列したメモリ セルアレーMAO. メモリセルから読出した信号 を増幅して外部に出力したり外部からの信号をメ モリセルに書き込んだりする入出力制御回路ブロ ックMCO、 入出力回路67 等から構成される。 DLO, DLO, DLj, DLjはメモリセルに 信号を伝送するデータ線、63は要積容量の対向

が接続されるのに対して、中間和圧化生回路77 には一つのメモリ・ブロックの負荷しか接続され ない。例えば、i=15とすると、中間電圧発生 回路ファが眺勤する食荷容量は、中間飛圧発生回 路7Gが距勘する負荷容量の15分の1になる。 したがって、仮に76と77に同じ国路を用いて も、選択されたブロックMBOの中間程圧は非透 択プロックの中間電圧に比べて15倍高速に動作 するようになる。回路の性能の点からは、非選択 のメモリ・プロックの応答温度はメモリの性能に は無関係であるから、過波電波をほとんど増大さ せることなく、メモリ全体の性能向上を図ること ができる。 第23回(b)はメモリ動作の間に低 顕電圧が変動した場合の中間電圧の時間変化を示 している。すなわち、時刻t0からt2の間に登 近VCCが低下したとする。また、時刻tOから t1の間および時刻t3以後はメモリ・ブロック MBOが、時刻t1からt3の似はメモリ・ブロ ックMB1が選択されるとする。時刻LOから t l の間は、プロックMBlは非選択であるため、 電極を成すプレート電極、64は非選択時にデータ線を中間電圧にするために配されたプリチャージ電圧供給線、PCはプリチャージ借号線、SAO〜SAJはメモリセルから放出した信号を検知増減するセンスアンプ、65と66は入口をを検知増減するセンスアンプ、65と66は入口をを放出したの間の信号にプレスなりによっては、10~10~10)は対しの間の接続を制御するIOゲートである。

以上、各実施例によって本発明の詳細を説明したが、本発明の適用範囲はこれらに限定されるものではない。例えば、ここではCMOSトランジスタによりLSIを構成する場合を主に説明したが、パイポーラトランジスタを用いたLSI、優

合型FETを用いたLSI、CMOSトランジス タとパイポーラトランジスタを組合せた

BiCMOS型のLSI、さらにはシリコン以外の材料、例えばガリウム砒素などの基板に素子を 形成したLSIなどでも、そのまま適用できる。

また本実施例の中では電流増幅回路としてカレントミラー回路を用いたが、他の電流増幅回路を 用いることもできる。

#### (発明の効果)

本発明は以上説明したように、データ級と I / O 線とを接続する入出力制御回路をメモリセルアレーの左右に交互に配置し、かつ、データ線と I / O 線との伝達インピーダンスを読みだし動作と書き込み動作とで変化させる回路構成にしたことで、低電圧でも高速にしかも安定に動作させることができる。

また、本発明は並列テストにも適しており、テ スト時間の大僧な短額が実現できる。

さらに、水発明によればワード線のドライブト ランジスタは、そのゲート健圧がLowレベルで

また、さらに本化明によれば、超高集積の しら1において、高い電圧智度で大きな負荷容量を高速に駆動する回路構成、あるいは、大きな過滤電波を設すことなく、大きな負荷容量を高速に駆動する回路方式を提供できる。 例えば、従来回路ではトランジスタのしきい観電圧差が0.2 Vあると出力電圧が0.75 Vに対して約1.3 を変動するような場合に、本発明によれば約1.%

%変動するような場合に、本先明によれば約1%に抑制されるというように電圧精度が… 桁以上向上し、また、電波投入後の出力電圧の立上り時間が従来回路に対して約一桁以上改善されるように高速応答性が得られる。

#### 4、関節の簡単な説明

第1回は本税明の第1の実施例を示す例、第2 回は本税明の効果を示す例、第3回は第1回を用いたことによる効果を更に私めた実施例を示す例、 第4回は複数のメモリセルアレーが存在した場合 の実施例を示す例、第5回は並列テストの実施例 を示す回、第6回はメモリセルへ任意の書を込み 電圧を書き込むための実施例を示す例、第7回、 動作するので、電源低圧が低下してもワードドラ ィバとして安定に動作する。またデータ解電圧 VLを、背に、データ線框圧VLよりメモリセル のスイッチトランジスタのしきい低電圧VT分以 上高い電圧VCHに昇圧してワードドライパの電 説として動作している電圧変換回路は、その整流 **川トランジスタのゲート程圧をそのドレイン程圧** よりしきい飢電圧以上高くでき、さらに鬼荷の逆 逸も防ぐことができるのでその出力低圧を低電圧 発生同路の理論値である2VLにまで高めること ができる。また、RC遅延を利用した発振回路お よびタイミング発生回路を用いることにより発展 開放数、タイミング相互の遅延時間が電源程圧変 動に対し安定になるので電圧変換効率を常に贔良 の状態にしておくことができる。さらにトランジ スタのしきい値電圧を3種に選択することにより、 低電圧での安定化、高速化、低消費電力化を図る ことができる。そしてこれらによって、電級電圧 が紅池1個分の起電力でも安定に動作する半導体 集積回路を実現できる。

第11回、第13回、第15回、第16回は本発 明の実施例、第8回、第12回、第14回はそれ らのタイミングチャート、第9回、第10回は従 米例とそのタイミングチャートである。また第 17回は第11回の実施例の効果を示す風、第 1.8回 (a) は本発明の基本概念を説明する実施 例、第18図(b)はその過波時の動作を説明す る図、第19回はDRAM用中間電圧発生回路の 従来例、第20回 (a) は本発明をDRAMの中 間電圧発生回路に適用した具体的災施例、第20 図(b)および既20図(c)は木発明の効果を 説明する図、第21図 (a) は本発明の他の基本 概念を説明する実施例、第21週(b)はその助 作を説明する國、第22國(ロ)はそれを DRAMの中間電圧発生回路に適用した具体的契 施例、鄧22例(b)はその効果を説明する例、 第23回(m)は本発明の他の基本概念を DRAMの中間電圧駆動方式に適用した具体的契 施例を説明する園、 野23図(b) はメモリ動作

の間に無額電圧が変動した場合の同図(a)の実

#### 特閒平3-273594 (30)

施例の中間難圧変化を説明する圏である。

MA…メモリセルアレー、CKT…入出力制御回

略、RGO、RG1…読みだしゲート、

WG0,WG1… 費き込みゲート.

SA0,SA1…センスアンプ、

SWRO, SWR1…読みだしスイツチ、

SWWO、SWW1…杏を込みスイツチ、

RO。RO… 読みだし線、

WI, WI…者を込みI/O線、

dy…データ線ピツチ

WD…ワードドライバ.

X D … X デコーダ、

VLG…メモリアレー用電圧変換回路.

VCHG…クード線用電圧変換回路、

W…ワード線、

**▼**P…プリチャージ信号、

FX…ワード線雕動パルス発生回路、

≠ X…ワード線証勤パルス、

CP…チャージポンプ回路、RECT… 整旋回路、

VL…データ線電圧あるいは内部(アレー用)電

級就圧、VCH…ワード終用電圧変換回路出力電 に

φ、φ、PA、PA、PB、PB…ワード線用電 圧変換回路用昇圧パルス、

OSC…リングオシレータ出力パルス.

C. C1. C2. C3. C4. CA. CB. CD...コンデンサ、

R. R1. R2…抵抗.

QD1、QP、Q8,Q10…PチャネルMOS トランジスタ、

QT. QD2. QS. QD. QA. QB. QC. QP. Q1. Q8. Q11. Q19…Nチャネル MOSトランジスタ・

11. 125. 130. 133 ... インパータ.

NA1、NA2…NAND间路.

NO1…NOR回路、VEXT…外部電級電圧 1、31、40…第一のコンプリメンタリ・ブッシュブル回路、

2.32…カレントミラー型プッシュブル増報回 \*\*\*

3. 33…第二のコンプリメンタリ・ブッシュブ

ル回路、30、50…基準電圧発生回路。

41、52…トライステート・パッファ、

AMP1、AMP2…差數型增幅回路.

мво~мві…メモリ・ブロック、

60~62…ワード経選択回路.

フューフ3…スイッチ.

76、77…中間電圧発生回路(驅動回路)。

м л О … メモリセルアレー、


M C O … 借号增幅および入出力制御回路群.

SA0~SAj…検知増解回路(センスアンプ).

IOO~IO」…人出力ゲート、

67…入出力回路

第1回(a)





WD YD Co, Ci RGO, RGI WGO, WGI SAO, SAO ROO, I, ROOI WIAI, WIO, SWRO, SWRO


代理人 非理士 小川勝男


93

#### 特開平3-273594 (31)













#### 特開平3-273594 (32)














## 持開平3-273594 (33)

















誤り出力


ERR







#### 特閒平3-273594 (35)







-712-










## 第 2 3 図 (a)



60~62--- 7-下键进状回路

67----入此7日時

71~73---- 大小十 76.77----中間電圧売至日路(聖勤日路)

MB0~HB1--- / £17"0-7

MAO ----- /モリセルブトー SAO-SAI--- 校知增幅日路

MCO----指号增储万400人本7例鉀回路群

第1頁の続き

⑤Int. Cl. \* 識別記号 庁内整理番号

G 11 C 11/413 H 01 L 27/04 D 7514-4M 27/108

27/108 8624-4M H 01 L 27/10 3 2 5 V

優先権主張 東京都小平市上水本町5丁目20番1号 日立超エル・エ 均 ⑦発 中 明者 田 ス・アイ・エンジニアリング株式会社内 東京都小平市上水本町5丁目20番1号 日立超エル・エ 泰 叨 む 渡 辺 ⑫発 ス・アイ・エンジニアリング株式会社内

⑦発 明 者 久 米 英 治 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

②発 明 者 礒 田 正 典 東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内 ②発明者山崎英治東京都小平市上水本町5丁目20番1号日立超エル・エス・アイ・エンジニアリング株式会社内

-714-

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.